ШАГОВЫЙ ЭЛЕКТРОПРИВОД Российский патент 1997 года по МПК H02P8/00 

Изобретение относится к электротехнике, а именно к автоматизированному электроприводу, и может быть применено для управления шаговыми двигателями.

Известно устройство для управления шаговым двигателем, содержащее тактовый генератор, управляемый ключ, счетчик, делитель, элемент задержки и распределитель (авт.св. СССP N 310051, Н 02 Р 8/00, 1970).

Это устройство предназначено для увеличения быстродействия шагового двигателя путем подачи на распределитель второго импульса с частотой меньшей, чем частота входных импульсов, причем последующие импульсы поступают на распределитель с собственной частотой.

Недостатком данного устройства является малый диапазон частот управления, ограниченный частотой, незначительно превышающей частоту приемистости, при превышении которой неизбежно выпадение шагового двигателя из синхронизма.

Известно устройство для управления шаговым двигателем, содержащее генератор опорной частоты, первый счетчик импульсов, второй счетчик импульсов, узел сравнения, распределитель импульсов (авт.св. СССР N 1014119, Н 02 Р 8/00, 1983).

Недостатком данного устройства является то, что оно реализует только симметричный график изменения частоты управления шаговым двигателем в процессе разгона до заданной частоты и торможения с нее, который не всегда является оптимальным.

Прототипом предлагаемого устройства является (авт.св. СССР N 1267582, Н 02 Р 8/00, 1986) устройство для управления шаговым двигателем (ШД), содержащее блок формирования управляющих сигналов и блок шагового двигателя, причем блок формирования управляющих сигналов содержит генератор импульсов, первый, второй, третий счетчики, дешифратор текущей скорости, мультиплексор верхней частоты, мультиплексор нижней частоты, первый, второй, третий, четвертый ключи, а блок шагового двигателя содержит коммутатор фаз и ШД,
причем первый выход генератора импульсов соединен с первым входом второго ключа, второй выход генератора импульсов соединен с суммирующим входом второго счетчика, вход записи которого соединен с выходом второго ключа, а входы установки соединены с выходами второго счетчика и входами дешифатора текущей скорости, суммирующий вход первого счетчика соединен с выходом третьего ключа, а вычитающий вход соединен с выходом четвертого ключа, выход переноса второго счетчика соединен со вторым входом второго ключа, первым входом первого ключа и суммирующим входом третьего счетчика, выход переноса которого соединен с первыми входами третьего и четвертого ключей, второй вход первого ключа соединен с входом "Движение" устройства,
а выход первого ключа соединен с входом коммутатора фаз, выходы которого соединены с входами ШД, инверсные выходы дешифратора текущей скорости соединены с входами мультиплексора верхней частоты и мультиплексора нижней частоты, адресные входы которых соединены с входами "Скорость" устройства, стробирующие входы мультиплексоров верхней частоты и нижней частоты соединены соответственно с входами "Разгон" и "Торможение" устройства, а выходу мультиплексоров верхней частоты и нижней частоты соединены со вторыми входами соответственно третьего и четвертого ключей.

Прототип имеет следующие недостатки:
линейно-ступенчатая диаграмма разгона и торможения ШД, которая не является оптимальной по быстродействию;
малый диапазон допустимых частот управления ШД;
при работе ШД в режиме позиционирования необходимо подавать внешние управляющие сигналы для переключения двигателя с разгона на торможение, момент поступления которых заранее не определен.

Целью изобретения является повышение быстродействия устройства при заданном уровне потерь энергии в шаговом двигателе.

Цель достигается тем, что в шаговый электропривод, содержащий блок формирования управляющих сигналов, состоящий из первого генератора импульсов, первого и второго счетчиков, блок шагового двигателя, состоящий из шагового двигателя и коммутатора фаз, вход которого соединен с блоком формирования и коммутатора фаз, входы которого соединены с блоком формирования управляющих сигналов, а выходы соединены с шаговым двигателем, и вход запуска электpопривода, соединенный с входом блока формирования управляющих сигналов, с целью повышения быстродействия при заданном уровне потерь энергии в электропривод дополнительно введены
блок вычисления функционала качества позиционирования, содержащий первый, второй, третий и четвертый задатчики, первый и второй умножители, вычислитель, сумматор, первый и второй узлы деления, накапливающий сумматор, первый и второй узлы сравнения, элемент И, первую группу входов, вторую группу входов, первую группу выходов.

Причем выходы первого, второго и третьего задатчиков блока вычисления функционала качества позиционирования соединены соответственно с первыми входами сумматора и первого и второго умножителей блока вычисления функционала качества позиционирования, второй вход сумматора блока вычисления функционала качества позиционирования соединен с выходом вычитателя блока вычисления функционала качества позиционирования, входы уменьшаемого и вычитаемого которого соединены соответственно с выходами первого и второго умножителей блока вычисления функционала качества позиционирования, вторые входы которых соединены соответственно с первым и вторым входами второй группы входов блока вычисления функционала качества позиционирования, выход четвертого задатчика блока вычисления функционала качества позиционирования соединен с первыми входами первого и второго узла сравнения блока вычисления функционала качества позиционирования, выходы которых соединены соответственно с первым и вторым входами элемента И блока вычисления функционала качества позиционирования, второй вход первого узла сравнения блока вычисления функционала качества позиционирования соединен с входом делителя первого узла деления блока вычисления функционала качества позиционирования, вход делимого которого соединен со вторым входом узла сравнения и выходом сумматора блока вычисления функционала качества позиционирования,
выход частного первого узла деления блока вычисления функционала качества позиционирования соединен с первым входом накапливающего сумматора блока вычисления функционала качества позиционирования, второй вход которого соединен с его выходом и входом делимого второго узла деления блока вычисления функционала качества позиционирования, а вход суммирования накапливающего сумматора соединен со вторым входом первой группы входов блока вычисления функционала качества позиционирования,
вход сброса накапливающего сумматора блока вычисления функционала качества позиционирования соединен с третьим входом первой группы входов блока вычисления функционала качества позиционирования, вход делителя второго узла деления блока вычисления функционала качества позиционирования соединен с четвертым входом первой группы входов блока вычисления функционала качества позиционирования, вход делителя первого узла деления и второй вход первого узла сравнения блока вычисления функционала качества позиционированияс оединены с третьим входом второй группы входов блока вычисления функционала качества позиционирования, выход элемента И и выход частного второго узла деления блока вычисления функционала качества позиционирования соединены соответственно с первым и вторым выходами первой группы выходов блока вычисления функционала качества позиционирования.

В электропривод введен также блок оптимизации позиционирования, содержащий первый, второй, третий и четвертый задатчики, первый, второй, третий, четвертый и пятый узлы, сравнения, RS-триггер, 1 и 2 D-триггеры, первый, второй и третий элементы И, элемент ИЛИ, регистр, первую группу входов, вторую группу входов, третий вход, первый выход второй выход, причем выходы первого, второго, третьего и четвертого задатчиков блока оптимизации позиционирования соединены с первыми входами первого, второго и третьего, четвертого узлов сравнения блока оптимизации позиционирования, вторые входы которых соединены с третьим входом блока оптимизации позиционирования, выходы первого, второго, третьего и четвертого узлов сравнения блока оптимизации позиционирования соединены соответственно с первым и вторым входами первого элемента И и третьим и четвертым входами второго элемента И блока оптимизации позиционирования,
третий вход первого элемента И и второй вход второго элемента И блока оптимизации позиционирования соединены с инверсным выходом RS -триггера блока оптимизации позиционирования, вход S которого соединен с выходом четвертого узла сравнения блока оптимизации позиционирования,
четвертый вход первого элемента И и первый вход второго элемента И блока оптимизации позиционирования соединены соответственно с инверсными выходами второго и первого D-триггеров блока оптимизации позиционирования, входы D которых соединены соответственно с выходами второго и первого элементов И блока оптимизации позиционирования, а входы соединены с выходами третьего элемента И, входом записи С регистра и первым выходом блока оптимизации позиционирования,
первый и второй входы элемента ИЛИ блока оптимизации позиционирования соединены соответственно с выходами первого и второго элементов И блока оптимизации позиционирования, выход элемента ИЛИ блока оптимизации позиционирования соединен со вторым входом третьего элемента И блока оптимизации позиционирования, третий вход которого соединен с выходом пятого узла сравнения блока оптимизации, вход D регистра блока оптимизации позиционирования, соединен со вторым входом пятого узла сравнения блока оптимизации позиционирования, первый вход которого соединен с выходом регистра блока оптимизации позиционирования,
входы R, RS-триггера, первого D-триггера и вход сброса регистра блока оптимизации позиционирования соединены с третьим входом первой группы входов блока оптимизации позиционирования, вход R второго D-триггера блока оптимизации позиционирования соединен с первым входом первой группы входов блока оптимизации позиционирования,
первый вход третьего элемента И блока оптимизации позиционирования соединен со вторым входом первой группы входов блока оптимизации позиционирования, четвертый вход третьего элемента И и второй вход пятого узла сравнения блока оптимизации позиционирования, соединены соответственно с первым и вторым входом второй группы входов блока оптимизации позиционирования, инверсный выход второго D-триггера соединен со вторым выходом блока оптимизации позиционирования.

В электропривод введен также блок моделирования позиционирования содержащий первый, второй, третий, четвертый и пятый узлы памяти, первый, второй и третий вычитатели, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый и десятый умножители, первый и второй накапливающие сумматоры, первый, второй, третий, четвертый, пятый и шестой задатчики, первый и второй сумматоры, коммутаторы, первый и второй мультиплексоры, первую группу входов, вторую группу входов, третью группу входов, четвертый вход, первый выход, вторую группу выходов,
причем входы первого, второго и третьего узлов памяти блока моделирования позиционирования соединены с первой группой входов блока моделирования позиционирования, а их выходы соединены соответственно с первым входом восьмого умножителя, первым входом первого умножителя и входом уменьшаемого первого вычитателя блока моделирования позиционирования,
второй вход первого умножителя блока моделирования позиционирования соединен с выходом четвертого узла памяти блока моделирования позиционирования, вход которого соединен с выходом первого вычитателя и первым выходом блока моделирования позиционирования, выход первого умножителя блока моделирования позиционирования соединен с первым входом третьего умножителя и входом уменьшаемого третьего вычитателя блока моделирования позиционирования, вход вычитаемого которого соединен со вторым входом седьмого умножителя и выходом пятого умножителя блока моделирования позиционирования,
первый вход седьмого умножителя блока моделирования позиционирования соединен с выходом четвертого умножителя блока моделирования позиционирования, второй вход которого соединен с Выходом первого задатчика блока моделирования позиционирования, первый вход четвертого умножителя блока моделирования позиционирования соединен со вторым входом третьего умножителя, первым входом пятого умножителя, вторым входом второго умножителя и выходом второго накапливающего сумматора блока моделирования позиционирования,
второй вход пятого умножителя блока моделирования позиционирования соединен с выходом пятого узла памяти блока моделирования позиционирования, вход которого соединен с входом вычитаемого первого вычитателя и выходы первого накапливающегосумматора блока моделирования позиционирования,
выход второго задатчика блока моделирования позиционирования соединен с первым входом шестого умножителя блока моделирования позиционирования, второй вход которого соединен с выходом третьего умножителя блока моделирования позиционирования, второй вход второго сумматора блока моделирования позиционирования соединен с выходом второго вычитателя блока моделирования позиционирования, вход уменьшаемого которого соединен с выходом седьмого умножителя, а вход вычитаемого соединен с выходом шестого умножителя блока моделирования позиционирования,
первый вход второго сумматора блока моделирования позиционирования соединен с выходом восьмого умножителя блока моделирования позиционирования, второй вход которого соединен с выходом четвертого задатчика блока моделирования позиционирования, выход пятого задатчика блока моделирования позиционирования соединен со вторым входом девятого умножителя блока моделирования позиционирования, первый вход которого соединен с выходом первого сумматора блока моделирования позиционирования, первый вход которого соединен с выходом третьего вычитателя блока моделирования позиционирования, а второй вход этого сумматора соединен с выходом третьего задатчика блока моделирования позиционирования,
выход девятого умножителя блока моделирования позиционирования соединен с входом коммутатора и вторым входом десятого умножителя блока моделирования позиционирования, первый вход которого соединен с первым входом второго умножителя и выходом шестого задатчика блока моделирования позиционирования,
выход десятого умножителя блока моделирования позиционирования соединен с первым входом второго мультиплексора блока моделирования позиционирования, второй вход которого соединен с первым входом третьего группы входов блока моделирования позиционирования,
выход второго мультиплексора блока моделирования позиционирования соединен со вторым входом второго накапливающего сумматора блока моделирования позиционирования, первый вход которого соединен с его выходом,
выход второго умножителя блока моделирования позиционирования соединен с первым входом первого мультиплексора блока моделирования позиционирования, второй вход которого соединен со вторым входом третьей группы входов блока моделирования позиционирования,
выход первого мультиплексора блока моделирования позиционирования соединен со вторым входом первого накапливающего сумматора блока моделирования позиционирования, первый вход которого соединен с его выходом, управляющий вход коммутатора блока моделирования позиционирования соединен с четвертым входом блока моделирования позиционирования,
входы занесения первого и второго накапливающих сумматоров и управляющие входы первого и второго мультиплексоров блока моделирования позиционирования соединены с третьим входом второй группы входов блока моделирования позиционирования,
входы суммирования первого и второго накапливающих сумматоров блока моделирования позиционирования соединены со вторым входом второй группы входов блока моделирования позиционирования,
выходы второго сумматора, второго накапливающего сумматора и коммутатора соединены соответственно с первыми, вторыми и третьими выходами второй группы выходов блока моделирования позиционирования,
блок формирования управляющих сигналов дополнительно содержит второй генератор импульсов, RS-триггер, первый и второй элементы И, элемент ИЛИ, регистр, первый и второй узлы сравнения, третий счетчик, задатчик, первую группу выходов, второй выход и второй вход,
причем вход запуска электропривода соединен с первым входом блока формирования управляющих сигналов, соединенным с входом S RS-триггера, первым входом элемента,ИЛИ, входом сброса третьего счетчика блока формирования управляющих сигналов и первым выходы первой группы выходов блока формирования управляющих сигналов, прямой выход RS-триггера блока формирования управляющих сигналов соединен с первыми входами первого и второго элементов И блока формирования управляющих сигналов, вторые входы которых соединены соответственно с выходами первого и второго генераторов импульсов блока формирования управляющих сигналов,
выходы первого и второго элементов И блока формирования управляющих сигналов соединены соответственно с входами суммирования первого и второго счетчиков блока формирования управляющих сигналов, входы сброса которых соединены с выходом элемента ИЛИ, входом сброса регистра блока формирования управляющих сигналов и третьим выходом первой группы выходов блока формирования управляющих сигналов, выход второго счетчика блока формирования управляющих сигналов соединен с четвертым выходом первой группы выходов и входом D регистра блока формирования управляющих сигналов, выход которого соединен со вторым входом первого узла сравнения блока формирования управляющих сигналов, первый вход которого соединен с выходом первого счетчика блока формирования управляющих сигналов,
выход первого узла сравнения блока формирования управляющих сигналов соединен со вторым входом элемента ИЛИ, входом суммирования третьего счетчика и вторым выходом блока формирования управляющих сигналов, выход третьего счетчика блока формирования управляющих сигналов соединен со вторым входом второго узла сравнения блока формирования управляющих сигналов, выход задатчика блока формирования управляющих сигналов соединен с первым входом второго узла сравнения блока формирования управляющих сигналов, выход которого соединен с входом R RS-триггера блока формирования управляющих сигналов, выход второго генератора импульсов блока формирования управляющих сигналов соединен со вторым выходом первой группы выходов блока формирования управляющих сигналов,
вход записи регистра блока формирования управляющих сигналов соединен со вторым входом блока формирования управляющих сигналов, выходы первой группы выходов блока формирования управляющих сигналов соединены с соответствующими входами первой группы входов блока вычисления функционала качества позиционирования, первой группы входов блока оптимизации позиционирования и второй группы входов блока моделирования позиционирования, второй выход блока формирования управляющих сигналов соединен с входом блока шагового двигателя, который дополнительно содержит датчик скорости и датчик положения, первую группу выходов, вторую группу выходов, причем вход блока шагового двигателя соединен с входом коммутатора фаз, выходы которого соединены с первой группой выходов блока шагового двигателя, входы датчиков скорости и положения соединены с шаговым двигателем, а их выходы соединены со второй группой выходов блока шагового двигателя, первая группа входов блока моделирования позиционирования соединена с первой группой выходов блока шагового двигателя,
третья группа входов блока моделирования позиционирования соединена со второй группой выходов блока шагового двигателя, четвертый вход блока моделирования позиционирования соединен со вторым выходом блока оптимизации позиционирования,
первый выход блока моделирования позиционирования соединен с третьим входом блока оптимизации позиционирования, первый выход которого соединен со вторым входом блока формирования управляющих сигналов, вторая группа выходов блока моделирования позиционирования соединена со второй группой входов блока вычисления функционала качества позиционирования, первая группа выходов которого соединена со второй группой входов блока оптимизации позиционирования.

Заявляемое устройство содержит отличительные признаки, не обнаруженные ни в одном из известных аналогичных устройств. Эти признаки следующие: устройство содержит блок вычисления функционала качества, блок оптимизации и блок моделирования позиционирования с соответствующими связями.

Все перечисленные отличительные признаки позволяют существенно повысить быстродействие известного устройства при заданном уровне потерь энергии в ШД благодаря наличию в нем блока вычисления функционала качества, блока оптимизации и блока моделирования, что позволяет в процессе отработки ШД очередного шага определять оптимальный момент подачи следующего импульса управления в соответствии с критерием максимума быстродействия при заданном уровне потерь энергии.

Таким образом, так как в заявляемом техническом решении имеются отличительные признаки, обеспечивающие достижение поставленной цели, и они не встречаются ни в одном аналогичном техническом решении, то решение соответствует критерию существенные отличия.

На фиг.1 изображена структурная схема предлагаемого устройства для управления шаговым двигателем; на фиг.2 структурная схема блока формирования управляющих сигналов; на фиг.3 структурная схема блока вычисления функционала качества; на фиг.4 структурная схема блока оптимизации; на фиг.5 структурная схема блока моделирования; на фиг.6 структурная схема блока шагового двигателя; на фиг.7 модель шагового двигателя.

Устройство содержит (фиг. 1) блок 1 формирования управляющих сигналов, блок 2 вычисления функционала качества позиционирования,блок 3 оптимизации позиционирования, блок 4 моделирования позиционирования, блок 5 шагового двигателя, вход 6 запуска устройства, соединенный с первым входом блока 1 формирования управляющих сигналов.

Причем блок 1 формирования управляющих сигналов содержит генераторы импульсов 7₁ и 7₂, RS-триггер 8, элементы И 9₁ и 9₂, счетчики 10₁-10₃, элемент ИЛИ 11, регистр 12, узлы сравнения 13₁ и 13₂, задатчик 14, первую группу выходов 15, второй выход 16, второй вход 17, блок 2 вычисления функционала качества содержит задатчики 18₁-18₄. умножители 19₁ и 19₂, вычитатель 20, сумматор 21, узлы деления 22₁ и 22₂, накапливающий сумматор 23, узлы сравнения 24₁ и 24₂, элемент И 25, первую группу входов 15, вторую группу входов 26, первую группу выходов 27, блок 3 оптимизации содержит задатчики 28₁-28₄, узлы сравнения 29₁-29₅, RS-триггер 30, элементы И 31₁-31₃, элемент ИЛИ 32, D-триггеры 33₁ и 33₂, регистр 34, первую группу входов 15, вторую группу входов 27, третий вход 35, первый выход 17, второй выход 36.

Блок 4 моделирования содержит узлы памяти 39₁-39₅, вычитатели 40₁-40₃, умножители 41₁-41₁₀, накапливающие сумматоры 42₁ и 42₂, задатчики 43₁-43₃, сумматоры 44₁ и 44₂ мультиплексоры 45₁ и 45₂, коммутатор 46, первую группу входов 37, вторую группу входов 15, третью группу входов 38, четвертый вход 36, первый выход 35, вторую группу выходов 26, блок 5 шагового двигателя содержит коммутатор фаз 47, ШД 48, датчик скорости 49, датчик положения 50, первый вход 16, первую группу выходов 37, вторую группу выходов 38, причем первый вход блока 1 формирования управляющих сигналов соединен с входом S RS-триггера 8, первым входом элемента ИЛИ 11, входом сброса счетчика 10₃ и выходом 15₁ первой группы выходов 15 блока 1 формирования управляющих сигналов,
прямой выход RS-триггера 8 блока 1 формирования управляющих сигналов соединен с первымивходами элементов И 9₁ и 9₂ блока 1 формирования управляющих сигналов, вторые входы которых соединены соответственно с выходами генераторов 7₁ и 7₂ блока 1 формирования управляющих сигналов, выходы элементов И 9₁ и 9₂ соединены соответственно с входами суммирования счетчиков 10₁ и 10₂ блока 1 формирования управляющих сигналов, входы сброса которых соединены с выходом элемента ИЛИ 11, входом сброса регистра 12 и выходом 15₃ первой группы выходов 15 блока 1 формирования управляющих сигналов, выход счетчика 10₂ соединен с выходом 15₄ первой группы выходов 15 и входом регистра 12 блока 1 формирования управляющих сигналов, выход которого соединен со вторым входом узла сравнения 13₁ блока 1 формирования управляющих сигналов, первый вход которого соединен с выходом счетчика 10₁ блока 1 формирования управляющих сигналов.

Выход узла сравнения 13₁ блока 1 формирования управляющих сигналов соединен со вторым входом элемента ИЛИ 11 и входом суммирования счетчика 10₃ блока 1 формирования управляющих сигналов, выход которого соединен со вторым входом узла сравнения 13₂ блока 1 формирования управляющих сигналов, выход задатчика 14 блока 1 формирования управляющих сигналов соединен с первым входом узла сравнения 13₂ блока 1 формирования управляющих сигналов, выход которого соединен со входом R RS-триггера 8 блока 1 формирования управляющих сигналов, выход генератора 7₂ блока 1 формирования управляющих сигналов соединен с выходом 15₂ первой группы выходов 15 блока 1 формирования управляющих сигналов, вход записи регистра 12 блока 1 формирования управляющих сигналов соединен со вторым входом 17 блока 1 формирования управляющих сигналов, выход узла сравнения 13₁ блока 1 формирования управляющих сигналов соединен со вторым выходом 16 блока 1 формирования управляющих сигналов, выходы задатчиков 18₁-18₃ блока 2 вычисления функционала качества соединены соответственно с первыми входами сумматора 21 и умножителей 19₁ и 19₂ блока 2 вычисления функционала качества,
второй вход сумматора 21 блока 2 вычисления функционала качества соединен с выходом вычитателя 20 блока 2 вычисления функционала качества, входы уменьшаемого и вычитаемого которого соединены соответственно с выходами умножителей 19₁ и 19₂ блока 2 вычисления функционала качества, вторые входы которых соединены соответственно с входами 26₁ и 26₂ второй группы входов 26 блока 2 вычисления функционала качества.

Выход задатчика 18₄ блока 2 вычисления функционала качества соединен с первыми входами узлов сравнения 24₁ и 24₂ блока 2 вычисления функционала качества, выходы которых соединены соответственно с первым и вторым входами элемента И 25 блока 2 вычисления функционала качества, второй вход узла сравнения 24₁ блока 2 вычисления функционала качества соединен с входом делителя узла деления 22₁ блока 2 вычисления функционала качества, вход делимого которого соединен со вторым входом узла сравнения 24₂ и выходом сумматора 21 блока 2 вычисления функционала качества, выход частного узла деления 22₁ и блока 2 вычисления функционала качества соединен с первым входом накапливающего сумматора 23 блока 2 вычисления функционала качества, второй вход которого соединен с его выходом и входом делимого узла деления 22₂ блока 2 вычисления функционала качества, а вход суммирования соединен со входом 15₂ первой группы входов 15 блока 2 вычисления функционала качества, вход сброса накапливающего сумматора 23 блока 2 вычисления функционала качества соединен с входом 15₃ первой группы входов 15 блока 2 вычисления функционала качества, вход делителя узла деления 22₂ блока 2 вычисления функционала качества соединен с входом 15₄ первой группы входов 15 блока 2 вычисления функционала качества,
вход делителя узла деления 22₁ и второй вход узла сравнения 24₁ блока 2 вычисления функционала качества соединены с входом 26₃ второй группы входов 26 блока 2 вычисления функционала качества, выход элемента И 25 и выход частного узла деления 22₂ блока 2 вычисления функционала качества соединены соответственно с выходами 27₁ и 27₂ первой группы выходов 27 блока 2 вычисления функционала качества,
выходы задатчиков 28₁-28₄ блока 3 оптимизации соединены с первыми входами узлов сравнения 29₁-29₄ блока 3 оптимизации, вторые входы которых соединены с третьим входом 35 блока 3 оптимизации, выходы узлов сравнения 29₁-29₄ блока 3 оптимизации соединены соответственно с первым и вторым входами элемента И 31₁ и третьим и четвертым входами элемента И 31₂ блока 3 оптимизации, третий вход элемента И 31₁ и второй вход элемента И 31₂ блока 3 оптимизации соединены с инверсным выходом RS-триггера 30 блока 3 оптимизации,
вход S которого соединен с выходом узла сравнения 29₄ блока 3 оптимизации, четвертый вход элемента И 31₁ и первый вход элемента И 31₂ блока 3 оптимизации соединены соответственно с инверсными выходами D-триггеров 33₂ и 33₁ блока 3 оптимизации, входы D которых соединены соответственно с выходами элементов И 31₁ и 31₂ блока 3 оптимизации,
а входы С соединены с выходом элемента И 31₃, входы записи регистра 34 и первым выходом 17 блока 3 оптимизации, первый и второй входы элемента ИЛИ 32 блока 3 оптимизации соединены соответственно с выходами элементов И 31₁ и 31₂ и блока 3 оптимизации, выход элемента ИЛИ 32 блока 3 оптимизации соединен со вторым входом элемента И 31₃ блока 3 оптимизации, третий вход которого соединен с выходом узла сравнения 29₅ блока 3 оптимизации.

Вход регистра 34 блока 3 оптимизации соединен со вторым входом узла сравнения 29₅ блока 3 оптимизации, первый вход которого соединен с выходом регистра 34, блок 3 оптимизации, входы R RS-триггера 30, D-триггера 33₁ и вход сброса регистра 34 блока 3 оптимизации соединены с входом 15₃ первой группы входов 15 блока 3 оптимизации, вход R RS-триггера 33₂ блока 3 оптимизации соединен с входом 15₁ первой группы входов 15 блока 3 оптимизации, первый вход элемента И 31₃ блока 3 оптимизации соединен с входом 15₂ первой группы входов 15 блока 3 оптимизации, четвертый вход элемента И 31₃ и второй вход узла сравнения 29₅ блока 3 оптимизации соединены соответственно с входами 27₁ и 27₂ второй группы входов 27 блока 3 оптимизации, инверсный выход D-триггера 33₂ соединен со вторым выходом 36 блока 3 оптимизации, входы узлов памяти 39₁-39₃ блока 4 моделирования соединены с первой группой входов 37 блока 4 моделирования, а их выходы соединены соответственно с первым входом умножителя 41₈, первым входом умножителя 41₁ и входом уменьшаемого вычитателя 40₁ блока 4 моделирования, второй вход умножителя 41₁ блока 4 моделирования соединен с выходом узла памяти 39₄ блока 4 моделирования, вход которого соединен с выходом вычитателя 40₁ и первым выходом 35 блока 4 моделирования, выход умножителя 41₁ блока 4 моделирования соединен с первым входом умножителя 41₃ и входом уменьшаемого вычитателя 40₃ блока 4 моделирования, вход вычитаемого которого соединен с входом умножителя 41₇ и выходом умножителя 41₅ блока 4 моделирования.

Первый вход умножителя 41₇ блока 4 моделирования соединен с выходом умножителя 41₄ блока 4 моделирования, второй вход которого соединен с выходом задатчика 43₁ блока 4 моделирования, первый вход умножителя 41₄ блока 4 моделирования соединен со вторым входом умножителя 41₃, первым выходом умножителя 41₄ вторым входом умножителя 41₂ и выходом накапливающего сумматора 42₂ блока 4 моделирования, второй вход умножителя 41₅ блока 4 моделирования соединен с выходом узла памяти 39₅ блока 4 моделирования, вход которого соединен с входом вычитателя 40₁ и выходом накапливающего сумматора 42₁ блока 4 моделирования,
выход задатчика 43₂ блока 4 моделирования соединен с первым входом умножителя 41₄ блока 4 моделирования, второй вход которого соединен с выходом умножителя 41₃ блока 4 моделирования, второй вход сумматора 44₂ блока 4 моделирования соединен с выходом вычитателя 40₂ блока 4 моделирования, вход уменьшаемого которого соединен с выходом умножителя 41₇, а вход вычитаемого соединен с выходом умножителя 41₆ блока 4 моделирования, первый вход сумматора 44₂ блока 4 моделирования соединен с выходом умножителя 41₈ блока 4 моделирования, второй вход которого соединен с выходом задатчика 43₄
блока 4 моделирования, первый вход умножителя 41₉ блока 4 моделирования соединен с выходом сумматора 44₁ блока 4 моделирования, первый вход которого соединен с выходом вычитателя 40₃ блока 4 моделирования, а второй вход соединен с выходом задатчика 43₃ блока 4 моделирования.

Выход умножителя 41₉ блока 4 моделирования соединен с входом коммутатора 46 и вторым входом умножителя 41₁₀ блока 4 моделирования, первый вход которого соединен с первым входом умножителя 41₂ и выходом задатчика 43₆ блока 4 моделирования, выход умножителя 41₁₀ блока 4 моделирования соединен с первым входом мультиплексора 45₂ блока 4 моделирования, второй вход которого соединен с входом 38₁ третьей группы входов 38 блока 4 моделирования, выход мультиплексора 45₂ блока 4 моделирования соединен сот вторым входом накапливающего сумматора 42₂ блока 4 моделирования, второй вход которого соединен с его выходом, выход умножителя 41₂ блока 4 моделирования соединен с первым входом мультиплексора 45₁ блока 4 моделирования, второй вход которого соединен с выходом 38₂ третьей группы входов 38 блока 4 моделирования, выход мультиплексора 45₁ блока 4 моделирования соединен со вторым входом накапливающего сумматора 42₁ блока 4 моделирования, второй вход которого соединен с его выходом,
управляющий вход коммутатора 46 блока 4 моделирования соединен с четвертым входом 36 блока 4 моделирования.

входы занесения накапливающих сумматоров 42₁ и 42₂ и управляющие входы мультиплексоров 45₁ и 45₂ блока 4 моделирования соединены с входом 15₃ второй группы входов 15 блока 4 моделирования, входы суммирования накапливающих сумматоров 42₁ и 42₂ блока 4 моделирования соединены с входом 15₂ второй группы входов 15 блока 4 моделирования, выходы сумматора 44₂, накапливающего сумматора 42₂ и коммутатора 46 соединены соответственно с выходами 26₁, 26₂, 26₃ второй группы выходов 26 блока 4 моделирования,
первый вход 16 блока 5 шагового двигателя соединен с входом коммутатора фаз 47 блока 5 шагового двигателя, выходы которого соединены с входами ШД 48 и первой группой выходов 37 блока 5 шагового двигателя, входы датчика скорости 49 и датчика положения 50 соединены с ШД 48, а из выходы соединены соответственно с выходами 38₁ и 38₂ второй группы выходов 38 блока 5 шагового двигателя.

Выходы первой группы выходов 15 блока 1 формирования управляющих сигналов соединены с соответствующими входами первой группы входов 15 блока 2 вычисления функционала качества, первой группы входов 15 блока 3 оптимизации и второй группы входов 15 блока 4 моделирования, второй выход 16 блока 1 формирования управляющих сигналов соединен с первым входом 16 блока 5 шагового двигателя, первая группа выходов 37 и вторая группа выходов 38 блока 5 шагового двигателя соединена соответственно с первой группой входов 37 и третьей группой входов 38 блока 4 моделирования, четвертый вход 36 блока 4
моделирования соединен с вторым входом 36 блока 3 оптимизации, первый выход 35 блока 4 моделирования соединен с третьим входом 35 блока 3 оптимизации, вторая группа выходов 26 блока 4 моделирования соединена со второй группой входов 26 блока 2 вычисления функционала качества, первая группа выходов 27 блока 2 вычисления функционала качества соединена со второй группой входов 27 блока 3 оптимизации, первый выход 17 блока 3 оптимизации соединен со вторым входом 17 блока 1 формирования управляющих сигналов.

Идея, положенная в основу работы устройства, базируется на использовании метода асимптотической магистральной оптимизации (Панасюк А.И. Панасюк В.И. Асимптотическая магистральная оптимизация управляемых систем. Минск: Наука и техника, 1986, с.295). Задача оптимизации при этом ставится следующим образом: за минимальное время отработать заданный угол поворота без превышения допустимого уровня потерь энергии в ШД
,
где R_ф активное сопротивление цепи фазы ШД;
ω(t) мгновенное значение электрической угловой скорости вращения ротора;
i_к(t) мгновенное значение тока К-й фазы;
θ электрический угол поворота ротора;
m число фаз ШД.

Данную задачу можно свести к эквивалентной задаче минимизации функционала качества

при граничных условиях θ(O) = ω(O) = ω(T) = 0,
где λ₁, λ₂, λ₃ неотрицательные весовые множители, выбираемые исходя из заданных значений θ_зад и W_доп что обеспечивает эквивалентность приведенных выше задач оптимизации (Анхимюк В.Л. и др. Оптимизация по потерям и быстродействию управления шаговым двигателем в процессе позиционирования. Изв. вузов СССР: Энергетика, 1986, N 3. с.25-31). Выражение (I) преобразуем, заменив независимый аргумент t на электрическую скорость вращения ротора ω исходя из уравнения движения ШД

где I суммарный момент инерции двигателя и нагрузки, приведенный к ротору шагового двигателя;
Z число зубцов ротора;
M_э электромагнитный вращающий момент;
M_c момент сопротивления нагрузки.

Учитывая, что при позиционировании в данном случае , из (2) получим, что

Подставим значение dt из (3) в (1) получим:

Функционал качества (4) будем рассматривать как сумму элементарных функционалов качества , где n число шагов управления за процесс. Минимум функционала (4) достигается при минимуме элементарных функционалов S_i на каждом шаге. С учетом того, что в режиме разгона подынтегральное выражение (4) имеет дополнительный знаменатель, а в режиме торможения отрицательный, оптимизация процесса позиционирования сводится к поиску минимума значения:

где значения соответственно мощности потерь электрической скорости вращения ротора и электромагнитного вращающего момента на i-ом шаге управления.

Учитывая дискретность процессов в ШД, для приведения значения S_i к виду, поддающемуся количественному сравнению, требуется вычислить среднее значение функционала S_i за период T₁ i-го шага управления:

где Δt шаг дискретности периода управления;
S_itp значение функционала качества S_i в момент времени t_p= p•Δt i-го шага управления;
l_i число шагов дискретизации i-го шага управления, равное T_i/Δt.

Таким образом, сокращая масштабирующее значение Δt, оптимальное значение периода T_i управляющих импульсов на i-ом шаге управления определяется из условия минимума выражения:

при условии {λ₁Q_i+λ₂-λ₃ω_i}t_p≥ 0, где {λ₁Q_i+λ₂-λ₃ω_i}t_p- значение λ₁Q_i+λ₂-λ₃ω_i в момент времени t_p= p•Δt. При этом при разгоне ШД ищется минимальное значение функционала

при условиях

При торможении ШД ищется минимальное значение функционала:

при условиях

Для определения границы области поиска допустимых значений периода T_i управляющих импульсов на i-м шаге управления рассмотрим модель m-фазного ШД (фиг. 7), где вектор продольной оси статоpа; вектор продольной оси ротора; вектора результирующего электромагнитного поля включенных фаз после поступления на коммутатор фаз соответственно (i-1)-го и i-го управляющих импульсов; θ- угол, определяющий положение оси ротора относительно оси статора;
γ_i-1 и γ_i углы, определяющие положение вектора результирующего электромагнитного поля включенных фаз относительно оси статора после (i-1)-го и i-го управляющих импульсов, соответственно; α электрический угол коммутации. Границы временных зон моментов подачи управляющих импульсов определим исходя из того, что ШД работает в режиме разгон-торможение, M₁ 0, фазные цепи являются активной нагрузкой. Пусть после подачи (i-1)-го управляющего импульса, вектор результирующего электромагнитного поля включенных фаз занимает положение, соответствующее вектору , а ротор занимает положение, соответствующее вектору (фиг. 7). При этом угловая скорость ротора направлена по часовой стрелке и ШД находится в режиме разгона. При этом 0 ≅ γ_i-1-θ ≅ π электромагнитный момент, создаваемый вектором , является ускоpяющим.

После подачи i-го управляющего импульса в некоторый момент времени t_i вектор результирующего электромагнитного поля займет положение . Чтобы создаваемый им электромагнитный момент оставался ускоряющим и двигатель оставался в состоянии разгона, к моменту подачи i-го импульса, ротор должен выйти из зоны I и войти в зону II (фиг.7), так как в зоне II угол 0 ≅ γ_i-θ ≅ π. При этом границы зоны II определяются из условия 0 ≅ γ_i-1-θ ≅ π-α. Если i-ый управляющий импульс не поступил в течение промежутка времени, когда ротор находился в зоне II, то попав в зону III, ротор начинает тормозиться, так как в этой зоне -π ≅ γ_i-1-θ ≅ 0 и электромагнитный момент, создаваемый вектором , является тормозящим.

Если i-ый импульс управления поступит в момент времени, когда ротор находится в зоне III, то вектор результирующего электромагнитного поля включенных фаз займет положение и ШД после торможения снова перейдет в режим разгона, так как при этом 0 ≅ γ_i-θ ≅ π и электромагнитный момент, создаваемый вектором является ускоряющим. Таким образом, поступление i-го импульса управления в момент времени, когда ротор находится в зоне III, приводит к колебаниям скорости ШД, что является нежелательным для оптимального процесса управления. Поэтому, если в течение i-го периода управления ротор вошел в зону III и начал затормаживаться, то поступление i-го импульса управления должно произойти, когда ротор окажется в зоне IV, так как при этом -π ≅ γ_i-θ ≅ 0 и вектор создает тормозящий момент, продолжая тем самым начатый режим торможения.

Если же ротор пройдет в зону IV до того, как поступит i-ый импульс управления, то ШД снова начнет разгоняться, так как при этом 0 ≅ γ_i-1-θ ≅ π. Из всего вышесказанного следует, что для сохранения режима разгона i-ый импульс управления должен подаваться в течение промежутка времени, когда ротор находится в зоне II. Для того чтобы начать режим торможения, i-ый и все последующие импульсы управления должны поступать в течение промежутка времени, когда ротор находится в зоне IV. При этом границы зоны II определяются из условия
0 ≅ γ_i-1-θ ≅ π-α (12)
Границы зоны IV определяются из условия
-π ≅ γ_i-1-θ ≅ -α (13)
Таким образом, поиск минимального значения функционала (8) при условии (9) должен проводиться во временной зоне, определяемой условием (12), а поиск минимального значения функционала (10) при условии (11) должен проводиться во временной зоне, определяемой условием (13). Поскольку границы соответствующих временных зон находились при допущении M_c 0, то при M_c ≠ 0 границы зон соответствующим образом изменяются, поскольку результирующий момент, действующий на ротор шагового двигателя, равен M_э -M _c. Поэтому для соответствующей коррекции границ зон при разгоне шагового двигателя требуется дополнительно проверять M_э -M_c≥0, а при торможении требуется проверять условие M_э M_c≅0.

Для определения значений М_эitp M_c, Q_itp, ω_itp, в момент времени t_p i-го шага управления воспользуемся выражениями для электромагнитного вращающего момента M_эi и тока К-ой фазы i_ki при неучете индуктивных параметров фаз, их взаимодействии и переходных процессов при коммутации (Анхимюк В.Д. и др. Оптимизация по потерям и быстродействию управления шаговым двигателем в процессе позиционирования. Изв. вузов СССP. Энеpгетика, 1986, N 3, с. 25-31):


где U_к напряжение на k-ой фазе;
ψ_m амплитудное значение потокосцепления ротора с фазой статора;
k₁ коэффициент, учитывающий действие импульсной форсировки на ЭДС вращения и равный амплитуде гармоники приложенного напряжения, отнесенный к постоянной составляющей;
дискретная функция коммутации, равная I, если данная фаза включена, и равная 0, если данная фаза не включена.

Преобразуем выражение (14) следующим образом:

Первое слагаемое есть сумма моментов, создаваемых каждой включенной фазой. Эту сумму можно представить моментом, создаваемым результирующим вектором электромагнитного поля M_m(q)sin(γ-θ),
где М_m(q) минимальное значение электромагнитного вращающего момента при числе одновременно включенных фаз, равном q;
γ угол поворота вектора результирующего электромагнитного поля.

Второе слагаемое из выражения для М_э преобразуем следующим образом. Для этого рассмотрим отдельно сумму

Рассмотрим отдельно каждую сумму из выражения (15)

Вторую сумму из выражения (15) преобразуем следующим образом:

Для случая, когда m четно, выражение (16) преобразуется к виду:

Поскольку

где 1≅l≅m, то выражение (17) равно нулю.

Для случая, когда m нечетно, выражение (16) преобразуется к виду:

С учетом предыдущих соображений, а также принимая во внимание, что , выражение (18) также равно нулю. Окончательно выражение для электромагнитного вращающего момента имеет следующий вид:

Выражение для мощности потерь энергии Q в ШД преобразуем с учетом выражения (15) следующим образом:

Выражение можно представить в виде qQ_n, где q число одновременно включенных фаз; Q_n мощность потерь энергии в одной фазе. С учетом преобразований, сделанных для выражения M_э, мощность потерь Q можно представить в виде:

Устройство работает следующим образом.

В исходном состоянии RS-триггер 8 блока 1 формирования управляющих сигналов находится в нулевом состоянии. Импульс запуска, поступающий на вход 6 устройства переводит RS-триггер 8 блока 1 формирования управляющих сигналов в единичное состояние, счетчик 10₃ блока 1 формирования управляющих сигналов в нулевое состояние, D-триггер 33₂ блока 3 оптимизации в нулевое состояние и через элемент ИЛИ 11 блока 1 формирования управляющих сигналов устанавливает в нулевое состояние считчики 10₁ и 10₂, все разряды регистра 12 блока 1 формирования управляющих сигналов устанавливаются в единичные состояния (т.е. в него заносится максимально возможное значение 2^r1 1,
где r1 разрядность этого регистра), накапливающий сумматор 23 блока 2 вычисления функционала качества устанавливается в нулевое состояние, RS-триггер 30 и D-триггер 33₁ блока 3 оптимизации устанавливаются в нулевое состояние, все разряды регистра 34 блока 3 оптимизации принимают единичное значение (т.е. в регистр 34 блока 3 оптимизации принимают единичное значение (т. е. в регистр заносится код 2^r2 1, где r2 разрядность этого регистра), в накапливающие сумматоры 42₁ и 42₂ блока 1 моделирования через мультиплексоры 45₁ и 45₂ с выходов датчика положения 50 и датчики скорости 49 блока 5 шагового двигателя записываются соответственно начальные нулевые значения электрического угла поворота ротора и электрической угловой скорости вращения ротора.

Единичное состояние RS-триггера 8 блока 1 формирования управляющих сигналов обеспечивает прохождение импульсов с выходов генераторов 7₁ и 7₂ через элементы И 9₁ и 9₂ на суммирующие входы счетчиков 10₁ и 10₂ блока 1 формирования управляющих сигналов. Счетчик 10₂ блока 1 формирования управляющих сигналов отсчитывает значения длительностей очередного i-го периода импульсов управления при моделировании значения функционала качества в "машинном" времени. С выхода этого счетчика значения периодов i-го импульса управления, соответствующие текущему значению функционала качества, записываются в регистр 12 блока 1 формирования управляющих сигналов сигналом записи, поступающим со второго входа 17 блока 1 формирования управляющих сигналов.

Этот сигнал формируется на выходе элемента И 31₃ блока 3 оптимизации в случае, если очередное значение функционала качества меньше последнего найденного минимального значения, записанного в регистp 34 блока 3 оптимизации. При этом соотношение частот генераторов импульсов 7₁ и 7₂ должно быть таким, чтобы весь цикл определения оптимального значения периода i-го импульса управления заканчивался в течение промежутка времени, соответствующему одному периоду частоты генератора 7₁, который отсчитывает длительность i-го импульса управления в реальном времени.

При этом последнее значение, записанное в регистре 12 блока 1 формирования управляющих сигналов, соответствует оптимальному значению периода i-го импульса управления. Счетчик 10₁ отсчитывает число импульсов, равное значению, хранящемуся в регистре 12.

После того, как значения кодов на выходах счетчика 10₁ и регистра 12 блока 1 формирования управляющих сигналов сравняются, на выходе узла сравнения 13₁ появляется сигнал, который увеличивает значение счетчика 10₃ числа шагов на единицу и через элемент ИЛИ II устанавливает счетчики 10₁ и 10₂ в нулевые состояния, а все разряды регистра 12 в единичное состояние, соответствующее максимально возможному значению периода очередного импульса управления. Сигнал со второго выхода 16 блока 1 формирования управляющих сигналов поступает на вход коммутатора фаз 47 блока 5 шагового двигателя и устанавливает его в следующее состояние. После этого начинается очередной цикл работы устройства по определению оптимального периода (i+1)-го импульса управления.

После того, как значение кода на выходе счетчика 10₃ станет равным коду задатчика 14, определяющего угол поворота ротора θ_зад, на выходе узла сравнения 13₂ появляется сигнал, устанавливающий RS-триггер 8 в нулевое состояние, запрещающее прохождение импульсов генераторов 7₁ и 7₂ на суммирующие входы счетчиков 10₁ и 10₂ и тем самым заканчивает цикл работы устройства. Вычисление текущих значений функционала качества осуществляется блоком 2 вычисления функционала качества следующим образом.

Задатчики 18₁, 18₂, 18₃ этого блока задают значения соответственно λ₂, λ₁ и λ₃. Значения λ₁ и λ₃ поступают на первые входы умножителей 19₁ и 19₂, на вторые входы которых подаются соответственно значения Q_itp и ω_itp с входов 26₁и 26₂ второй группы входов 26 блока 2 вычисления функционала качества. При этом на выходе умножителя 19₁ формируется значение λ₁Q_itp, а на выходе умножителя 19₂ формируется значение λ₃ω_itp. Эти значения поступают на входы вычитателя 20, на выходе которого формируется значение λ₁Q_itp-λ₃ω_itp, поступающее на второй вход сумматора 21, на выходе которого фоpмируется значение λ₁Q_itp+λ₂-λ₃ω_itp, поступающее на вход делимого узла деления 21₁, на вход делителя которого поступает значение M_эi М_с при разгоне и (М_эi М_с) при торможении с входа 26₃ блока 2 вычисления функционала качества.

Таким образом, на выходе узла деления 22₁ формируется значение поступающее на первый вход накапливающего сумматора 23 блока 2 вычисления функционала качества. Поскольку его вход суммирования соединен с выходом генератора импульсов 7₂ блока 1 формирования управляющих сигналов, то на выходе этого накапливающего сумматора формируется значение поступающее на вход делимого узла деления 22₂ блока 2 вычисления функционала качества. На вход делителя этого узла деления поступает значение l_i с выхода счетчика 10₂ блока 1 формирования управляющих сигналов. Таким образом, на выходе узла деления 22₂ блока 2 вычисления функционала качества формируется значение в соответствии с выражением (7), поступающее на выход 27₂ первой группы выходов 27 блока 2 вычисления функционала качества.

Кроме того, значение λ₁Q_itp+λ₂-λ₃ω_itp с выхода сумматора 21 блока 2 вычисления функционала качества поступает на второй вход узла сравнения 24₂, первый вход которого соединен с выходом задатчика 18₄ нулевого значения. Таким образом, на выходе узла сравнения 24₂ формируется сигнал при условии λ₁Q_itp+λ₂-λ₃ω_itp≥ 0, с выхода которого он поступает на второй вход элемента И 25, первый вход которого соединен с выходом узла сравнения 24₁, на первый вход которого с входа 26₃ второй группы входов 26 блока 2 вычисления функционала качества поступает значение с выхода 26₃ второй группы выходов 26 блока 4 моделирования.

Поскольку второй вход узла сравнения 24₁ соединен с выходом задатчика 18₄ нулевого значения, то сигнал на выходе узла сравнения 24₁ формируется при выполнении условия (M_эitp - M_c)Z/I≥0 в режиме разгона шагового двигателя и при выполнении условия в режиме торможения шагового двигателя, что является необходимым условием минимизации функционала (8) при разгоне и минимизации функционала (10) при торможении. Блок 3 оптимизации предназначен для определения минимального значения функционала качества путем сравнения его очередного значения с последним найденным минимальным значением.

При этом последнее найденное минимальное значение функционала качества находится в регистре 34 блока 3 оптимизации. С выхода регистра 34 это значение поступает на первый вход узла сравнения 29₅ блока 3 оптимизации, на второй вход которого подается очередное вычисленное значение функционала качества с выхода 27₂ блока 2 вычисления функционала качества. На выходе узла сравнения 29₅ сигнал появляется в том случае, если очередное вычисленное значение функционала качества меньше текущего минимального значения, находящегося в регистре 34.

При этом очередное минимальное значение функционала качества записывается в регистр 34 сигналом с выхода элемента И 31₃, который формируется при наличии сигналов на выходе узла сравнения 29₅, разрешающих сигналов на выходе элемента ИЛИ 32 и на входе 27₁ второй группы входов 27 блока 3 оптимизации, и сигнала с выхода генератора импульсов 7₂, поступающего на вход 15₂ первой группы входов 15 блока 3 оптимизации. Сигнал на выходе элемента ИЛИ 32 формируется в случае, если при моделировании очередного i-го периода ротор ШД находится в зоне II, определяемой условием (12) или в зоне IV, определяемой условием (13) (фиг.6). Сигнал на выходе элемента ИЛИ 32 блока 3 оптимизации формируется следующим образом.

Задатчики 28₁-28₄ блока 3 оптимизации задают значения соответственно 0, π-α, -π, -α, определяющие границы зоны II и зоны IV в соответствии с выражениями (12) и (13). Эти сигналы поступают на первые входы узлов сравнения 29₁-29₄ блока 3 оптимизации, на вторые входы которых поступает значение γ_i-1-θ с третьего входа 35 блока 3 оптимизации. При этом на выходе узла сравнения 29₁ формируется сигнал при условии 0 ≅ γ_i-1-θ; на выходе узла сравнения 29₂ сигнал формируется при условии γ_i-1-θ ≅ π-α;
на выходе узла сравнения 29₃ сигнал формируется при условии -π ≅ γ_i-1-θ; на выходе узла сравнения 29₄ сигнал формируется при условии γ_i-1-θ ≅ -α. Таким образом, на выходах узлов сравнения 29₁ и 29₂ сигнал формируется при выполнении условия (12), на выходах узлов сравнения 29₃ и 29₄ сигнал формируется при выполнении условия (13).

Так как после поступления импульса запуска на вход 6 устройства RS-триггера 30 и D-триггеры 33₁ и 33₂ устанавливаются в нулевые состояния, то единичные сигналы на третьем и четвертом входах элемента И 31₁ и первом и втором входах элемента И 31₂ разрешают прохождение сигналов с выходов узлов сравнения 29₁ и 29₂ на D вход D-триггера 33₁ и первый вход элемента ИЛИ 32 и с выходов узлов сравнения 29₃ и 29₄ на D вход D-триггера 33₂ и второй вход элемента ИЛИ 32. При этом сигнал на первом входе элемента ИЛИ 32 разрешает поиск текущего минимального значения функционала качества в зоне II, соответствующей режиму разгона ШД.

При этом, если в течение промежутка времени, когда ротор ШД при моделировании i-го шага управления находится в зоне II, хотя бы раз появится сигнал на выходе элемента И 31₃ (т.е. будет найдено хотя бы одно минимальное значение функционала качества в зоне II разгона), то в этом случае этот сигнал запишет единичное значение с выхода элемента И 31₁ в D-триггер 33₁. При этом D-триггер 33₁ перейдет в единичное состояние и на первом входе элемента И 31₂ появится значение логического нуля, запрещающее прохождение сигналов с выходов узлов сравнения 29₃ и 29₄ на второй вход элемента ИЛИ 32.

Таким образом, если хотя бы один раз в течение очередного цикла поиска оптимального значения функционала качества в зоне II, соответствующей режиму разгона ШД, было записано текущее минимальное значение функционала качества в регистр 34, то на этом шаге управления поиск текущих минимальных значений функционала качества в зоне IV не производится.

Если же в течение очередного цикла поиска минимального значения функционала качества в зоне II не было найдено ни одного текущего минимального значения функционала качества, то на одном шаге управления требуется начинать торможение и продолжать его во всех последующих циклах. Это достигается тем, что первый сигнал записи в регистр 34 в зоне IV с выхода элемента И 31₃ занесет значение единицы с выхода элемента И 31₂ в D-триггер 33₂ и установит значение нуля на четвертом входе элемента И 31₁, запрещающее прохождение сигналов с выхода узлов сравнения 29₁ и 29₂ через элемент И 31₁ на первый вход элемента ИЛИ 32 в текущем и во всех последующих циклах управления. Таким образом, обеспечивается режим торможения ШД.

Блок 4 моделирования работает следующим образом.

В начале каждого цикла моделирования в накапливающие сумматоры 42₁ и 42₂ заносятся значения соответственно θ_i-1 и ω_i-1, формируемые датчиком положения 50 и датчиком скорости 49 блока 5 шагового двигателя в конце (i-1)-го шага управления. Эти значения заносятся в накапливающие сумматоры 42₁ и 42₂ через мультиплексоры 45₁ и 45₂ по сигналу начала очередного цикла моделирования, поступающему на вход 15₃ второй группы входов 15 блока 4 моделирования с выхода 15₃ первой группы выходов 15 блока 1 формирования управляющих сигналов.

На первую группу входов 37 блока 4 моделирования поступают фазные сигналы с первой группы выходов 37 блока 5 шагового двигателя. С первой группы входов 37 блока 4 моделирования фазные сигналы поступают на входы узлов памяти 39₁-39₃ блока 4 моделирования. При этом на их выходах формируются значения соответственно числа q включенных фаз, значения M_m(q) максимального электромагнитного момента при заданном числе q включенных фаз, значение угла γ_i-1, определяющее положение вектора результирующего электромагнитного поля после поступления (i 1)-го управляющего импульса. Значение γ_i-1 поступает на вход уменьшаемого вычитателя 40₁, на вход вычитаемого которого поступает значение θ_itp, соответствующее электрическому углу поворота ротора в момент времени t_p i-го шага управления, формируемое на выходе накапливающего сумматора 42₁.

С выхода вычитателя 40₁ значение γ_i-1-θ_itp поступает на первый выход 35 блока 4 моделирования и на вход узла памяти 39₄, который по значению γ_i-1-θ_itp на его входе формирует значение sin(γ_i-1-θ_itp) на его выходе.

Это значение поступает на второй вход умножителя 41₁, на первый вход которого поступает значение M_m(q) c выхода узла памяти 39₂. С выхода умножителя 41₁ значение M_m(q)sin(γ_i-1-θ_itp) поступает на первые входы умножителя 41₃ и на вход уменьшаемого вычитателя 40₃, вход вычитаемого которого соединен с выходом умножителя 41₅. На первый вход умножителя 41₅ поступает значение ω_itp с выхода накапливающего сумматора 42₂, где ω_itp значение электрической угловой скорости вращения ротора в момент времени t_p i-го шага управления. На второй вход умножителя 41₅ поступает значение формируемое на выходе узла памяти 39₅ по значению θ_itp, поступающему на его вход с выхода накапливающего сумматора 42₁.

Таким образом, на выходе вычитателя 40₃ формируется значение , которое поступает на первый вход сумматора 44₁, на второй вход которого поступает значение -M_c с выхода задатчика 43₃. С выхода сумматора 44₁ значение М_эitp М_c поступает на первый вход умножителя 41₉, на второй вход которого поступает значение Z/I с выхода задатчика 43₅. Таким образом, с выхода умножителя 41₉значение ускорения поступает на вход коммутатора 46 и второй вход умножителя 41₁₀, на первый вход которого с выхода задатчика 43₆ поступает значение Δt, численно равное значению периода импульсов генератора 7₁ блока 1 формирования управляющих сигналов. При этом на выходе умножителя 41₁₀ формируется значение a_itp•Δt, которое через мультиплексор 45₂ поступает на первый вход накапливающего сумматора 42₂, на выходе которого после l_i -го импульса генератора 7₂ блока 1 формирования управляющих сигналов, поступающего на вход 15₂ второй группы входов15 блока 4 моделирования, формируется значение .

Аналогичным образом на выходе накапливающего сумматора 42₂ формируется значение . Значение мощности потерь Q_itp формируется в соответствии с выражением (20) следующим образом. На первый вход умножителя 41₃ поступает значение M_m(q)sin(γ_i-1-θ_itp)с выхода умножителя 41₁, на второй вход поступает значение ω_itp с выхода накапливающего сумматора 42₂. С выхода умножителя 41₃ значение ω_itpM_m(q)sin(γ_i-1-θ_itp) поступает на второй вход умножителя 41₆, на первый вход которого поступает значение 2/ZK₁ с выхода задатчика 43₃. Таким образом, на выходе умножителя 41₆ формируется значение , поступающее на вход вычитателя 40₂, на вход уменьшаемого которого подается значение с выхода умножителя 41₇, на первый вход которого поступает значение с выхода умножителя 41₄, а на второй вход поступает значение с выхода умножителя 41₅. Значение формируется на выходе умножителя 41₄, на первый вход которого поступает значение ω_itp с выхода накапливающего сумматора 42₂, а на второй вход поступает значение 1/К₁Z c выхода задатчика 43₁. Значение

формируемое таким образом на выходе вычитателя 40₂, поступает на второй вход сумматора 44₂, на первый вход которого поступает значение qQ_n, формируемое на выходе умножителя 41₈. На первый вход умножителя 41₈ поступает значение q с выхода узла памяти 39₁, в на второй вход поступает значение Q_n с выхода задатчика 43₁. Таким образом, на выходе сумматора 44₂ формируется значение Q_itp в соответствии с выражением (20), которое поступает на выходе 26₁ второй группы выходов 26 блока 4 моделирования.

Значение Q_itp (М_эitp М_c) Z/I с выхода умножителя 41₉ поступает на вход коммутатора 46. При этом при наличии сигнала логического "0" на управляющем входе коммутатора 46, поступающего с входа 36 блока 4 моделирования, на его выходе значение равно (М_эitp - М_c) Z/I, а при отсутствии этого сигнала на выходе коммутатора будет значение (М_эitp М_c) Z/I. Таким образом на выходе 26₃ второй группы выходов 26 блока 4 моделирования формируется сигнал, равный (М_эitp М_c)Z/I при разгоне, и (М_эitp М_c)Z/I при торможении.

Устройство может быть реализовано с использованием микросхем серий 155 и 556. Счетчики 10₁, 10₂, ₃ могут быть реализованы на микросхемах 155ИЕ6, RS-триггер 8, RS-триггер 30, D-триггеры 33₁ и 33₂ могут быть реализованы на микросхемах 155ТМ2, регистры 12 и 34 могут быть реализованы на микросхемах 155ИР1, узлы сравнения 13₁, 13₂, 24₁, 24₂, 29₁-29₅, сумматоры 21, 44₁, 44₂, вычитатели 20, 40₁, 40₂ могут быть реализованы на микросхемах 155ИП3, мультиплексоры 45₁ и 45₂ могут быть реализованы на микросхемах 155КП2.

Коммутатор 46 может быть реализован на микросхемах 155ИП3, узлы памяти 39₁-39₅ могут быть реализованы на микросхемах ПЗУ 556РТ5, элементы И 9₁, 9₂, 25, 31₁-31₃, элементы ИЛИ 11, 32 могут быть реализованы соответственно на микросхемах 155ЛИ1 и 155ЛЛ1. накапливающие сумматоры 23, 42₁, 42₂, могут быть реализованы на основе комбинационных сумматоров 155ИМ3 и регистров 155ИР1, генераторы импульсов 7₁ и 7₂ могут быть реализованы с помощью любых генераторов синусоидальных сигналов с формирователями типа триггера Шмитта 155ТЛ2 на выходе. Узлы деления 22₁ и 22₂ и узлы умножения 19₁, 19₂, 41₁-41₁₀ могут быть реализованы на основе известного устройства (Карцев М.А. Бурик В. А. Вычислительные системы и синхронная арифметика. М. Радио и связь, 1981, с.163-221, 238-242).

Предлагаемое устройство для управления шаговым двигателем обеспечивает более высокое быстродействие в сравнении с известным. Моделирование на ЭВМ процесса позиционирования для пятифазного индукторного ШД типа ЕСД при Q_зад 31 рад и средней мощности потери W_доп/T 500 вт, несимметричной системой коммутации с числом включенных поочередно фаз 2 и 3 и электрическим шагом α = π/5 рад, при М_c 5,02Н•м и I 0,025Н•м/с² показало, что устройство обеспечивает время отработки заданного перемещения за T₁ 0,032 с, тогда как минимальное время позиционирования на тот же угол по треугольной диаграмме для известного устройства осуществляется за время Т₂ 0,052 с. Суммарные потери энергии за процесс для предложенного устройства равны W₁12,6 Дж, для известного устройства W₂ 19,8 Дж.

Результаты, полученные при использовании экспериментального образца предложенного устройства для управления шаговым двигателем, подтвердили правильность результатов моделирования на ЭВМ.

На фиг. 8 и 9 приведены диаграммы процессов позиционирования ШД указанного выше типа при использовании соответственно устройства прототипа и предложенного устройства. При этом при одинаковом времени позиционирования предложенное устройство обеспечивает угол позиционирования в 1,4 раза больший, чем устройство-прототип.

Таким образом, благодаря тому, что устройство для управления шаговым двигателем дополнительно содержит блок вычисления функционала качества, блок оптимизации и блок моделирования с соответствующими связями достигается поставленная цель примерно в 1,5 раза сокращается время отработки одинакового перемещения по сравнению с известным.

Технико-экономические преимущества предлагаемого устройства для управления шаговым двигателем в сравнении с прототипом и другими известными устройствами заключается в более высоком его быстродействии при заданном уровне потерь энергии в шаговом двигателе.

Изобретение относсится к автоматизированным электроприводам для управления шаговыми двигателями. Сущность изобретения: шаговый электропривод дополнительно содержит блок вычисления функционала качества позиционирования, блок оптимизации позиционирования, блок моделирования позиционирования, что позволяет повысить быстродействие электропривода при заданном уровне потерь энергии в шаговом двигателе. 9 ил.

Шаговый электропривод, содержащий блок формирования управляющих сигналов, состоящий из первого генератора импульсов, первого и второго счетчиков, блок шагового двигателя, состоящий из шагового двигателя и коммутатора фаз, вход которого соединен с блоком формирования управляющих сигналов, а выходы соединены с шаговым двигателем, и вход запуска электропривода, соединенный с входом блока формирования управляющих сигналов, отличающийся тем, что, с целью повышения быстродействия при заданном уровне потерь энергии, в электропривод дополнительно введены блок вычисления функционала качества позиционирования, содержащий первый четвертый задатчики, первый и второй умножители, вычитатель, сумматор, первый и второй узлы деления, накапливающий сумматор, первый и второй узлы сравнения, элемент И, первую и вторую группы входов, первую группу выходов, причем выходы первого, второго и третьего задатчиков блока вычисления функционала качества позиционирования соединены соответственно с первыми входами сумматора и первого и второго умножителей блока вычисления функционала качества позиционирования, второй вход сумматора блока вычисления функционала качества позиционирования соединен с выходом вычитателя блока вычисления функционала качества позиционирования, входы уменьшаемого и вычитаемого которого соединены соответственно с выходами первого и второго умножителей блока вычисления функционала качества позиционирования, вторые входы которых соединены соответственно с первым и вторым входами второй группы входов блока вычисления функционала качества позиционирования, выход четвертого задатчика блока вычисления функционала качества позиционирования соединен с первыми входами первого и второго узлов сравнения блока вычисления функционала качества позиционирования, выходы которых соединены соответственно с первым и вторым входами элемента И блока вычисления функционала качества позиционирования, второй вход первого узла сравнения блока вычисления функционала качества позиционирования соединен с входом делителя первого узла деления блока вычисления функционала качества позиционирования, вход делимого которого соединен с вторым входом второго узла сравнения и выходом сумматора блока вычисления функционала качества позиционирования, выход частного первого узла деления блока вычисления функционала качества позиционирования соединен с первым входом накапливающего сумматора блока вычисления функционала качества позиционирования, второй вход которого соединен с его выходом и входом делимого второго узла деления блока вычисления функционала качества позиционирования, а вход суммирования накапливающего сумматора соединен с вторым входом первой группы входов блока вычисления функционала качества позиционирования, вход сброса накапливающего сумматора блока вычисления функционала качества позиционирования соединен с третьим входом первой группы входов блока вычисления функционала качества позиционирования, вход делителя второго узла деления блока вычисления функционала качества позиционирования с четвертым входом первой группы входов блока вычисления функционала качества позиционирования, вход делителя первого узла деления и второй вход первого узла сравнения блока вычисления функционала качества позиционирования соединены с третьим входом второй группы входов блока вычисления функционала качества позиционироваания, выход элемента И и выход частного второго узла деления блока вычисления функционала качества позиционирования соответственно с первым и вторым выходами первой группы выходов блока вычисления функционала качества позиционирования, блок оптимизации позиционирования, содержащий первый четвертый задатчики, первый пятый узлы сравнения, RS-триггер, первый и второй D-триггеры, первый, второй и третий элементы И, элемент ИЛИ, регистр, первую и вторую группы входов, третий вход, первый и второй выходы, причем выходы первого четвертого задатчиков блока оптимизации позиционирования соединены с первыми входами первого четвертого узлов сравнения блока оптимизации позиционирования, вторые входы которых соединены с третьим входом блока оптимизации позиционирования, выходы первого четвертого узлов сравнения блока оптимизации позиционирования соединены соответственно с первым и вторым входами первого элемента И и третьим и четвертым входами второго элемента И блока оптимизации позиционирования, третий вход первого элемента И и второй вход второго элемента И блока оптимизации позиционирования соединены с инверсным выходом RS-триггера блока оптимизации позиционирования, S-вход которого соединен с выходом четвертого узла сравнения блока оптимизации позиционирования, четвертый вход первого элемента И и первый вход второго элемента И блока оптимизации позиционирования соединены соответственно с инверсными выходами второго и первого D-триггеров блока оптимизаации позиционирования, D-входы которых соединены соответственно с выходами второго и первого элементов И блока оптимизации позиционирования, а C-входы с выходом третьего элемента И, C-входом записи регистра и первым выходом блока оптимизации позиционирования, первый и второй входы элемента ИЛИ блока оптимизации позиционирования соединены соответственно с выходами первого и второго элементов И блока оптимизации позиционирования, выход элемента ИЛИ блока оптимизации позиционирования c вторым входом третьего элемента И блока оптимизации позиционирования, третий вход которого соединен с выходом пятого узла сравнения блока оптимизации, D-вход регистра блока оптимизации позиционирования соединен с вторым входом пятого узла сравнения блока оптимизации позиционирования, первый вход которого соединен с выходом регистра блока оптимизации позиционирования, R-входы RS-триггера, первого D-триггера и вход сброса регистра блока оптимизации позиционирования соединены с третьим входом первой группы входов блока оптимизации позиционирования, R-вход второго D-триггера блока оптимизации позиционирования с первым входом первой группы входов блока оптимизации позиционирования, первый вход третьего элемента И блока оптимизации позиционирования соединен с вторым входом первой группы входов блока оптимизации позиционирования, четвертый вход третьего элемента И и второй вход пятого узла сравнения блока оптимизации позиционирования - соответственно с первым и вторым входами второй группы входов блока оптимизации позиционирования, инверсный выход второго D-триггера соединен с вторым выходом блока оптимизации позиционирования, блок моделирования позиционирования, содержащий первый пятый узлы памяти, первый, второй и третий вычитатели, первый десятый умножители, первый и второй накапливающие сумматоры, первый шестой задатчики, первый и второй сумматоры, коммутатор, первый и второй мультиплексоры, первую третью группы входов, четвертый вход, первый выход, вторую группу выходов, причем входы первого, второго и третьего узлов памяти блока моделирования позиционирования соединены с первой группой входов блока моделирования позиционирования, а их выходы соответственно с первым входом восьмого умножителя, первым входом первого умножителя и входом уменьшаемого первого вычитателя блока моделирования позиционирования, второй вход первого умножителя блока моделирования позиционирования соединен с выходом четвертого узла памяти блока моделирования позиционирования, вход которого соединен с выходом первого вычитателя и первым выходом блока моделирования позиционирования, выход первого умножителя блока моделирования позиционирования соединен с первым входом третьего умножителя и входом уменьшаемого третьего вычитателя блока моделирования позиционирования, вход вычитаемого которого соединен с вторым входом седьмого умножителя и выходом пятого умножителя блока моделирования позиционирования, первый вход седьмого умножителя блока моделирования позиционирования соединен с выходом четвертого умножителя блока моделирования позиционирования, второй вход которого соединен с выходом первого задатчика блока моделирования позиционирования, первый вход четвертого умножителя блока моделирования позиционирования соединен с вторым входом третьего умножителя, первым входом пятого умножителя, вторым входом второго умножителя и выходом второго накапливающего сумматора блока моделирования позиционирования, второй вход пятого умножителя блока моделирования позиционирования соединен с выходом пятого узла памяти блока моделирования позиционирования, вход которого соединен с входом вычитаемого первого вычитателя и выходом первого накапливающего сумматора блока моделирования позиционирования, выход второго задатчика блока моделирования позиционирования соединен с первым входом шестого умножителя блока моделирования позиционирования, второй вход которого соединен с выходом третьего умножителя блока моделирования позиционирования, второй вход второго сумматора блока моделирования позиционирования соединен с выходом второго вычитателя блока моделирования позиционирования, вход уменьшаемого которого соединен с выходом седьмого умножителя, а вход вычитаемого с выходом шестого умножителя блока моделирования позиционирования, первый вход второго сумматора блока моделирования позиционирования соединен с выходом восьмого умножителя блока моделирования позиционирования, второй вход которого соединен с выходом четвертого задатчика блока моделирования позиционирования, выход пятого задатчика блока моделирования позиционирования соединен с вторым входом девятого умножителя блока моделирования позиционирования, первый вход которого соединен с выходом первого сумматора блока моделирования позиционирования, первый вход которого соединен с выходом третьего вычитателя блока моделирования позиционирования, а второй вход этого сумматора с выходом третьего задатчика блока моделирования позиционирования, выход девятого умножителя блока моделирования позиционирования соединен с входом коммутатора и вторым входом десятого умножителя блока моделирования позиционирования, первый вход которого соединен с первым входом второго умножителя и выходом шестого задатчика блока моделирования позиционирования, выход десятого умножителя блока моделирования позиционирования соединен с первым входом второго мультиплексора блока моделирования позиционирования, второй вход которого соединен с первым входом третьей группы входов блока моделирования позиционирования, выход второго мультиплексора блока моделирования позиционирования соединен с вторым входом второго накапливающего сумматора блока моделирования позиционирования, первый вход которого соединен с его выходом, выход второго умножителя блока моделирования позиционирования соединен с первым входом первого мультиплексора блока моделирования позиционирования, второй вход которого соединен с вторым входом третьей группы входов блока моделирования позиционирования, выход первого мультиплексора блока моделирования позиционирования соединен с вторым входом первого накапливающего сумматора блока моделирования позиционирования, первый вход которого соединен с его выходом, управляющий вход коммутатора блока моделирования позиционирования соединен с четвертым входом блока моделирования позиционирования, входы занесения первого и второго накапливающих сумматоров и управляющие входы первого и второго мультиплексора блока моделирования позиционирования с третьим входом второй группы входов блока моделирования позиционирования, входы суммирования первого и второго накапливающих сумматоров блока моделирования позиционирования с вторым входом второй группы входов блока моделирования позиционирования, выходы второго сумматора, второго накапливающего сумматора и коммутатора соединены соответственно с первыми, вторыми и третьими выходами второй группы выходов блока моделирования позиционирования, а блок формирования управляющих сигналов дополнительно содержит второй генератор импульсов, RS-триггер, первый и второй элементы И, элемент ИЛИ, регистр, первый и второй узлы сравнения, третий счетчик, задатчик, первую группу выходов, второй выход и второй вход, причем вход запуска электропривода соединен с первым входом блока формирования управляющих сигналов, соединенным с S-входом RS-триггера, первым входом элемента ИЛИ, входом сброса третьего счетчика блока формирования управляющих сигналов и первым выходом первой группы выходов блока формирования управляющих сигналов, прямой выход RS-триггера блока формирования управляющих сигналов соединен с первыми входами первого и второго элементов И блока формирования управляющих сигналов, вторые входы которых соединены соответственно с выходами первого и второго генераторов импульсов блока формирования управляющих сигналов, выходы первого и второго элементов И блока формирования управляющих сигналов соединены соответственно с входами суммирования первого и второго счетчиков блока формирования управляющих сигналов, входы сброса которых соединены с выходом элемента ИЛИ, входом сброса регистра блока формирования управляющих сигналов и третьим выходом первой группы выходов блока формирования управляющих сигналов, выход второго счетчика блока формирования управляющих сигналов соединен с четвертым выходом первой группы выходов и D-входом регистра блока формирования управляющих сигналов, выход которого соединен с вторым входом первого узла сравнения блока формирования управляющих сигналов, первый вход которого соединен с выходом первого счетчика блока формирования управляющих сигналов, выход первого узла сравнения блока формирования управляющих сигналов соединен с вторым входом элемента ИЛИ, входом суммирования третьего счетчика и вторым выходом блока формирования управляющих сигналов, выход третьего счетчика блока формирования управляющих сигналов соединен с вторым входом второго узла сравнения блока формирования управляющих сигналов, выход задатчика блока формирования управляющих сигналов соединен с первым входом второго узла сравнения блока формирования управляющих сигналов, выход которого соединен с R-входом RS-триггера блока формирования управляющих сигналов, выход второго генератора импульсов блока формирования управляющих сигналов соединен с вторым выходом первой группы выходов блока формирования управляющих сигналов, вход записи регистра блока формирования управляющих сигналов соединен с вторым входом блока формирования управляющих сигналов, выходы первой группы выходов блока формирования управляющих сигналов соединены с соответствующими входами первой группы входов блока вычисления функционала качества позиционирования, первой группы входов блока оптимизации позиционирования и второй группы входов блока моделирования позиционирования, второй выход блока формирования управляющих сигналов соединен с входом блока шагового двигателя, который дополнительно содержит датчик скорости и датчик положения, первую и вторую группы выходов, причем вход блока шагового двигателя соединен с входом коммутатора фаз, выходы которого соединены с первой группой выходов блока шагового двигателя, входы датчиков скорости и положения соединены с шаговым двигателем, а их выходы с второй группой выходов блока шагового двигателя, первая группа входов блока моделирования позиционирования соединена с первой группой выходов блока шагового двигателя, третья группа входов блока моделирования позиционирования соединена с второй группой выходов блока шагового двигателя, четвертый вход блока моделирования позиционирования соединен с вторым выходом блока оптимизации позиционирования, первый выход блока моделирования позиционирования соединен с третьим входом блока оптимизации позиционирования, первый выход которого соединен с вторым входом блока формирования управляющих сигналов, вторая группа выходов блока моделирования позиционирования соединена с второй группой входов блока вычисления функционала качества позиционирования, первая группа выходов которого соединена с второй группой входов блока оптимизации позиционирования.