ИЗМЕРИТЕЛЬ СПЕКТРАЛЬНЫХ ПАРАМЕТРОВ РАДИОСИГНАЛОВ Российский патент 1997 года по МПК G01R23/16 

Изобретение относится к радиотехническому измерению и предназначено для вычисления средней частоты и ширины спектра радиосигналов.

Известны устройства, в которых информация об измеренном спектре радиосигналов выводится в цифровой форме (см. статью Gautier H. Iournois P.Jignal processing using surface acoustic ware and digital components. IEE Proc. Pt. F, 1980, v.127, N 2, p 92-98, Fig,5). Такое устройство содержит последовательно соединенные временной компрессор, дисперсионный анализатор спектра и аналого-цифровой преобразователь (АЦП), а также синхронизатор, соответствующие выходы которого подключены к управляющим входам временного компрессора, дисперсионного анализатора и АЦП. Устройство работает следующим образом. Информация о входном сигнале записывается в память временного компрессора, который реализуется на основе цифровой элементной базы и представляет собой последовательно соединенные 2-й АЦП, блок цифровой памяти и цифроаналоговый преобразователь. Сигнал с выхода временного компрессора поступает на дисперсионный анализатор, огибающая выходного сигнала которого соответствует амплитудному спектру входного сигнала. С помощью АЦП информация о спектре преобразуется в цифровую форму и передается далее в ЦВМ, где должно производится вычисление таких параметров, как средняя частота и ширина спектра. Точность такого устройства оказывается ограниченной из-за ограниченности динамического диапазона быстродействующих выходных АЦП (количество двоичных разрядов не превышает 6- 8). Кроме того, ограниченное быстродействие ЦВМ может привести к сложности при вычислении параметров в реальном масштабе времени.

Из известных наиболее близким по технической сущности к заявляемому объекту является измеритель спектральных параметров сигналов (авт.св. СССР N 1825148, 1993). Устройство содержит последовательно включенные дисперсионный анализатор спектра, линию задержки, амплитудный детектор и узел сравнения, а также последовательно соединенные пиковый детектор и делитель, выход которого подключен ко второму входу узла сравнения. Вход пикового детектора соединен с выходом анализатора, вход которого является входом устройства. Устройство содержит также измеритель временных интервалов и синхронизатор, соответствующие синхровыходы которого соединены с синхровходами дисперсионного анализатора и измерителя временных интервалов. В состав устройства входят также последовательно включенные второй амплитудный детектор, второй узел сравнения, селектор длительности и формирователь импульса, выход которого соединен с обнуляющим входом пикового детектора, а также последовательно включенные второй формирователь и элемент И, выход которого соединен со входом измерителя временных интервалов. Устройство содержит также сдвиговый регистр, вход которого подключен к выходу первого узла сравнения, а выход ко второму входу элемента И, причем вторые входы узлов сравнения объединены, вход второго амплитудного детектора подключен к выходу дисперсионного анализатора, а тактовый вход сдвигового регистра соединен с тактовым входом измерителя временных интервалов и тактовым выходом синхронизатора.

Это устройство работает следующим образом.

На вход дисперсионного анализатора поступает радиосигнал. В результате на его выходе формируется радиочастотное колебание, огибающая которого соответствует спектру сигналов на входе устройства. На выходе второго амплитудного детектора выделяется огибающая этого колебания которая поступает на первый вход второго узла сравнения, на второй вход которого поступает уменьшенный по амплитуде в два раза сигнал с пикового детектора. На выходе этого узла сравнения формируются прямоугольные импульсы, высокий уровень которых соответствует превышению уровня сигнала на втором его входе над уровнем сигнала на его первом входе. Эти импульсы поступают на вход селектора. На выход селектора проходят только те импульсы, длительность которых превышает величину t_с. Величина t_с выбирается исходя из априорно заданной максимальной длительности откликов вида с выхода амплитудного детектора, то есть определяется максимально возможной шириной спектра сигналов, обрабатываемых устройством. По фронту импульса с выхода селектора запускается первый формирователь, который вырабатывает импульс длительностью t_ф1. Величина t_ф1 тоже определяется максимально возможной шириной спектра обрабатываемых сигналов. Импульс с выхода первого формирователя поступает на обнуляющий вход пикового детектора. В первом узле сравнения производится сравнение задержанного на время t_л3 сигнала с выхода первого амплитудного детектора с уменьшенным в два раза сигналом с выхода пикового детектора. Величина t_л3 выбирается таким образом, что она должна быть максимальной длительности отклика с выхода амплитудного детектора, то есть тоже определяется возможной шириной спектра обрабатываемых радиосигналов. На выходе первого узла сравнения формируются прямоугольные импульсы, которые задерживаются в цифровом сдвиговом регистре на время t_р. Величина t_р выбирается таким образом, чтобы во всех возможных ситуациях импульсы на выходе резистора вписывались по времени в импульсы фиксированной длительности t_ф2, формируемые вторым формирователем. Величина t_ф2 определяется тоже максимально возможной длительностью полезного отклика. В результате этого на выход элемента И проходят только импульсы, характеризующие главные лепестки импульсных откликов вида с выхода первого амплитудного детектора. В измерителе временных интервалов производится подсчет задержки импульсов с выхода элемента И. Поскольку задержка центра тяжести импульсов пропорциональна средней частоте, а длительность ширине спектра, то в измерителе происходит регистрация этих спектральных параметров.

Недостатком рассмотренного устройства является возможность пропуска сигналов в случае большого диапазона вероятной ширины их спектра. Параметры таких узлов, входящих в состав устройства, как формирователи импульса и линия задержки, определяются максимальной шириной спектра. Если, например, этот показатель равен полосе обзора дисперсионного анализатора, то временные параметры формирователей и линии задержки оказываются максимально возможными. В результате более узкополосные сигналы меньшей интенсивности, частотный интервал между которыми меньше априорно заданной максимальной ширины спектра, будут пропущены.

Сущность предлагаемого технического решения состоит в том, что в устройство, содержащее последовательно включенные дисперсионный анализатор спектра и амплитудный детектор, причем вход анализатора является входом устройства, первый и второй узлы сравнения, первые входы которых объединены, первый и второй формирователи импульса, сходы которых объединены, синхронизатор, первый выход которого подключен к синхровходу дисперсионного анализатора, и элемент И, введены последовательно включенные аналого-цифровой преобразователь, узел оперативной памяти и регистр, причем информационный вход аналого-цифрового преобразователя соединен со вторым выходом синхронизатора, а выход с первыми входами узлов сравнения, вход регистра подключен ко второму входу первого узла сравнения, а выход ко второму входу второго узла сравнения, выход которого соединен со входом элемента И, регистрирующий блок, второй регистр, выход которого подключен к информационному входу регистрирующего блока, второй информационный вход которого соединен со вторым выходом первого регистра, а синхровход с выходом элемента И, первый счетчик, выход которого подключен ко второму входу узла оперативной памяти и ко входу второго регистра, второй и третий счетчики, мультиплексор, входы которого соединены с выходами второго и третьего счетчиков, а выход с адресным входом узла памяти, вход записи которого подключен к выходу первого формирователя, вход которого соединен со счетным входом первого и счетным входом второго счетчиков, а также с адресным входом мультиплексора, и вторым входом синхронизатора, второй элемент И, первый ход которого подключен к выходу первого узла сравнения, а второй вход объединен со вторым входом первого элемента И и выходом второго формирователя, элемент задержки и элемент ИЛИ, выход которого подключен к установочному входу первого регистра, первый вход - к установочному входу первого счетчика и к третьему выходу синхронизатора, а второй вход к выходу элемента задержки, вход которого соединен с синхровходом второго регистра и выходом первого элемента И, второй вход первого регистра подключен ко второму выходу узла оперативной памяти, а третий вход к источнику потенциала логической единицы, синхровход к счетным входам третьего счетчика и выходу второго элемента И, а третий выход к установочным входам второго и третьего счетчиков.

Задачей решаемой в предлагаемом устройстве, является обеспечение обработки сигналов во всем возможном диапазоне вероятной ширины их спектра. Технический результат, достигаемый при этом, состоит в том, что производится непрерывная запись в узел оперативной записи оцифрованной информации с выхода дисперсионного анализатора. С помощью первого узла сравнения производится сравнение половинного значения текущей информации с информацией, записанной в узел памяти, и по результату сравнения в первом регистре формируется код числа, характеризующего нижнюю граничную частоту спектра (определяемую по методу сечения уровнем 0,5). С помощью второго узла сравнения фиксируется момент, когда текущее значение оцифрованного сигнала становится меньше 50% от своего максимального значения, то есть во втором регистре формируется код числа, характеризующего верхнюю граничную частоту спектра. После того, как сформированная информация о нижней и верхней границах спектра зафиксируется в регистрирующем блоке, узел оперативной памяти и регистры приводятся в исходное состояние. В результате этого устройство оказывается способным начать обработку следующего сигнала независимо от того, какова была ширина предыдущего обработанного отклика.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 2 временные диаграммы, поясняющие работу устройства; на фиг. 3 - структурная схема устройства-прототипа.

На фиг. 1 и 3 приняты следующие обозначения:
1 дисперсионный анализатор спектра,
2 амплитудный детектор,
3-1, 3-2 1-й и 2-й узлы сравнения,
4-1, 4-2 1-й и 2-й формирователи импульса,
5 синхронизатор,
6-1, 6-2 1-й и 2-й элементы И,
7 аналого-цифровой преобразователь,
8 узел оперативной памяти,
9-1, 9-2 1-й и 2-й регистры,
10 регистрирующий блок,
11-1, 11-2, 11-3 и 1-й, 2-й и 3-й счетчики,
12 мультиплексор,
13 элемент задержки,
14 элемент ИЛИ,
15 источник потенциала логической единицы,
На фиг. 2 приняты следующие обозначения:
16 сигнал на синхровходе ДАС,
17 сигнал на третьем выходе синхронизатора,
18 сигнал на втором выходе синхронизатора,
19 сигнал на выходе амплитудного детектора,
20 сигнал на выходе аналого-цифрового преобразователя,
21 сигнал на выходе второго элемента И,
22 сигнал на выходе первого элемента И,
23 сигнал на выходе элемента задержки.

На фиг. 3 приняты следующие обозначения:
24 линия задержки,
25 второй амплитудный детектор,
26 пиковый детектор,
27 делитель напряжения,
28 измеритель временных интервалов,
29 сдвиговый регистр,
30 селектор длительности.

Предлагаемое устройство содержит последовательно включенные дисперсионный анализатор спектра 1 и амплитудный детектор 2, причем вход анализатора является входом устройства, первый 3-1 и второй 3-2 узлы сравнения, первые входы которых объединены, первый 4-1 и второй 4-2 формирователи импульса, входы которых объединены, синхронизатор 5, первый выход которого подключен к синхровходу блока 1, а второй к входам формирователей 4-1 и 4-2. В состав устройства входят также первый 6-1 и второй 6-2 элементы И, последовательно включенные аналого-цифровой преобразователь 7, узел оперативной памяти 8 и первый регистр 9-1, а также второй регистр 9-2, причем информационный вход блока 7 соединен с выходом амплитудного детектора 2, синхровход с вторым выходом синхронизатора 5, а выход с первыми входами узлов сравнения 3-1 и 3-2, вход регистра 9-1 подключен к второму входу узла 3-1, а выход к второму входу узла 3-2, выход которого соединен с входом элемента 6-1. Устройство содержит также регистрирующий блок 10, первый информационный вход которого подключен к выходу регистра 9-2, второй информационный вход к второму выходу регистра 9-1, а синхровход к выходу элемента 6-1, счетчики 11-1, 11-2 и 11-3 и мультиплексор 12. Выход первого счетчика 11-1 подключен к второму входу узла памяти 8 и к входу регистра 9-2, входы мультиплексора 12 соединены с выходами счетчиков 11-2 и 11-3, а выход с адресным входом узла памяти 8, вход записи которого подключен к выходу формирователя 4-1, вход которого соединен со счетным входом счетчика 11-1 и счетным входом счетчика 11-2, а также с адресным входом мультиплексора 12 и вторым выходом синхронизатора 5. Первый вход элемента 6-2 подключен к выходу узла сравнения 3-1, а второй вход объединен с вторым входом элемента 6-1 и выходом формирователя 4-2. Устройство содержит также элемент задержки 13 и элемент ИЛИ (14), выход которого подключен к установочному входу входу регистра 9-1, первый вход к установочному входу счетчика 11-1 и к третьему выходу синхронизатора 5, а второй вход к выходу элемента задержки 13, вход которого соединен с синхровходом регистра 9-2 и выходом элемента 6-1. Второй вход регистра 9-1 подключен к второму выходу узла 8, а третий к источнику потенциала логической единицы 15, синхровход к счетному входу счетчика 11-3 и выходу элемента 6-2, а третий выход к установочному входу счетчиков 11-2 и 11-3.

Устройство работает следующим образом.

На первом выходе синхронизатора 5 с периодичностью, определяющей цикл работы устройства, формируются импульсы, которые поступают на синхровход дисперсионного анализатора 1 и запускают его (фиг. 2-16). Временные диаграммы фиг. 2 иллюстрируют работу устройства в пределах одного цикла. Через некоторое фиксированное время на выходе дисперсионного анализатора начинает действовать радиосигнал, огибающая которого в масштабе времени повторяет амплитудный спектр сигнала на выходе устройства. На третьем выходе синхронизатора появляется импульс (фиг. 2-17), который соответствует моменту времени, с которого начинают формироваться отклики, соответствующие спектральным всплескам (фиг. 2-19.2-23 показывают работу устройства на примере одного спектрального всплеска). Этот импульс устанавливает в исходное состояние счетчик 11-1 (логическая единица на всех выходах) и регистр 9-1 (обнуление прямых выходов). На третьем (инверсном) выходе регистра 9-1 устанавливается уровень логической единицы, поэтому счетчики 11-2 и 11-3 тоже устанавливаются в исходное состояние (логические нули на всех выходах). На втором выходе синхронизатора 5 начинает формироваться последовательность тактовых импульсов (фиг. 2-18). Под управлением этих импульсов аналого-цифровой преобразователь 7 кодирует сигнал с выхода амплитудного детектора 2 (фиг. 2-19). На выходе преобразователя 3 формируется последовательность цифровых чисел, определяемая амплитудой выборок из сигнала, которые условно представлены на фиг. 2-20 в виде вертикальных отрезков соответствующей высоты. Тактовые импульсы имеют форму меандра, то есть длительность каждого отдельного импульса равна интервалу между соседними импульсами (фиг. 2-18). На время действия тактового импульса мультиплексор 12 транслирует на адресный вход узла памяти 8 состояние выходной шины счетчика 11-2. По фронту тактового импульса к содержимому счетчика 11-1 прибавляется единица. Одновременно по фронту тактового импульса запускается формирователь 4-1, импульсом с выхода которого производится запись информации в узел памяти 8. По первому входу узла 8 записывается амплитуда выборки, а по второму номер этой выборки (т.е. значение спектральной частоты), определяемый состоянием счетчика 11-1. В промежутке между тактовыми импульсами мультиплексор 12 транслирует на адресный вход узла памяти состояние выходной шины счетчика 11-3. В данном случае состояние счетчиков 11-2 и 11-3 одинаковы (нулевые), поэтому на выходах узла памяти имеем информацию, соответствующую нулевой точке 0 (фиг. 2-20, точка 0): амплитуда 0 (нулевая), время 0 (нулевое). В узле 3-1 производится сравнение половины амплитуды точки 0 (вход Х) с амплитудой 0 (вход У) в соответствии с правилом поэтому на выходе узла 3-1 формируется уровень логической единицы и подаются на первый вход элемента И (6-2).

По срезу тактового импульса запускается формирователь 4-2, импульс с выхода которого поступает на второй вход элемента 6-2. В рассматриваемом примере на выходе элемента 6-2 появляется импульс, фронтом которого информация о точке) записывается в регистр 9-1. Состояние счетчика 11-3 не меняется, так как в момент действия фронта на счетном входе состояние его установочного входа еще не изменилось. Однако после прохождения этого фронта счетчики 11-2 и 11-3 переводятся в рабочее состояние, так как на третьем выходе регистра 9-1 появляется потенциал логического нуля. На временной диаграмме фиг. 2-21 показаны импульсы с выхода элемента 6-2, которые записывают информацию в регистр 9-1. Номера под этими импульсами обозначают номер той выборки (фиг.2-20), информация о которой записывается в регистр соответствующих импульсов. По фронту следующего тактового импульса состояние счетчиков 11-1 и 11-2 изменяется на единицу и производится запись в узел 8 информации о точке 1 (фиг.2-20). В течение следующего промежутка времени между тактовыми импульсами в узле 3-1 производится сравнение половины амплитуды точки 1 (вход X) с амплитудой точки 0 (вход Y). В рассматриваемом примере на выходе элемента 6-2 появляется импульс, фронтом которого информация о точке 1 записывается в регистр 9-1. Процесс непрерывного формирования импульсов на выходе элемента И (6-1) будет продолжаться до тех пор, пока выполняется условие для двух смежных информационных точек (в примере на фиг. 2-20 это точки с 0 до 5). Когда будет сравниваться половина амплитуды 6-й выборки с амплитудой 5-й выборки, импульс на выходе элемента 6-2 не сформируется, так как на выходе узла 3-1 установится логический нуль. Поэтому информация на выходе регистра 9-1 и состояние счетчика 11-3 не меняется и в следующем такте будет производиться сравнение половины амплитуды 7-й выборки с амплитудой 5-й выборки в рассматриваемом примере в регистр 9-11 будет записана информация о 5-й выборке. Процесс будет продолжаться до тех пор, пока в регистре 9-1 окажется записанной следующая информация: цифровой код о половине максимального значения отклика (для фиг. 2-20 соответствует амплитуде 8-й выборки) и номер этой выборки (здесь 8). Во всех тактах производится сравнение амплитуды входных выборок и информации с регистра 9-1. В тот момент, когда амплитуда входной выборки окажется меньше информации с первого выхода регистра, на выходе элемента И (6-1) формируется импульс, по фронту которого в регистр 9-2 записывается цифровой код, соответствующий времени окончания сигнала по уровню 0,5 (на фиг. 2-22 этот номер выборки 20). Этот же импульс поступает на сихровход регистрирующего блока 10 и по его срезу производится запись информации ее второго выхода регистра 9-1 (соответствует нижней граничной частоте f_н спектрального отклика) и с выхода регистра 9-2 (соответствует верхней граничной частоте f_в спектрального отклика). В блоке 10 эта информация преобразуется в необходимую форму для последующей обработки или визуализации (например, вычисляется средняя частота f_o=(f_н+f_в)/2 и ширина спектра Δf = f_в-f_н Кроме того, задержанный на некоторое время в элементе 13 импульс (фиг. 2-23) переводит в исходное состояние регистр 9-1, а через него и счетчики 11-2 и 11-3, то есть устройство оказывается подготовленным к обработке следующего сигнала.

Предлагаемое устройство позволяет обрабатывать без пропусков многочастотную спектральную информацию независимо от вероятной ширины отдельных спектральных откликов, частотного интервала между ними и амплитуды каждого из них.

Использование: относится к радиотехническим измерениям и предназначено для вычисления средней частоты и ширины спектра радиосигналов. Сущность изобретения: устройство содержит дисперсионный анализатор спектра и амплитудный детектор, первый и второй формирователи импульса, первый и второй узлы сравнения, синхронизатор и элемент И, аналого-цифровой преобразователь, узел оперативной памяти и регистр, регистрирующий блок, первый, второй и третий счетчики, мультиплексор, второй регистр, второй элемент И, элемент задержки, элемент ИЛИ и источник потенциала логической единицы. 3 ил.

Измеритель спектральных параметров радиосигналов, содержащий дисперсионный анализатор спектра, аналого-цифровой преобразователь и синхронизатор, первый и второй выходы которого подключены соответственно к синхровходам дисперсионного анализатора и аналого-цифрового преобразователя, отличающийся тем, что в него введены амплитудный детектор, последовательно соединенный с дисперсионным анализатором спектра, вход которого является входом устройства, первый и второй узлы сравнения, первые входы которых объединены, элемент И, а также узел оперативной памяти и регистратор, последовательно соединенные с аналого-цифровым преобразователем, причем информационный вход аналого-цифрового преобразователя соединен с выходом амплитудного детектора, а выход с первыми входами узлов сравнения, вход регистра подключен к второму входу первого узла сравнения, а выход к второму входу второго узла сравнения, выход которого соединен с входом элемента И, регистрирующий блок, второй регистр, выход которого подключен к информационному входу регистрирующего блока, второй информационный вход которого соединен с вторым выходом первого регистра, а синхровход с выходом элемента И, первый счетчик, выход которого подключен к второму входу узла оперативной памяти и входу второго регистра, второй и третий счетчики, мультиплексор, входы которого соединены с выходами второго и третьего счетчиков, а выход с адресным входом узла памяти, вход записи которого подключен к выходу первого формирователя, вход которого соединен со счетными входами первого и второго счетчиков, а также с адресным входом мультиплексора, входом второго синхронизатора, второй элемент И, первый вход которого подключен к выходу первого узла сравнения, а второй вход объединен с вторым входом первого элемента И и выходом второго формирователя, элемент задержки и элемент ИЛИ, выход которого подключен к установочному входу первого регистра, первый вход к установочному входу первого счетчика и третьему выходу синхронизатора, а второй вход к выходу элемента задержки, вход которого соединен с синхровходом второго регистра и выходом первого элемента И, второй вход первого регистра подключен к второму выходу узла оперативной памяти, а третий вход к источнику потенциала логической единицы, синхровход к счетному входу третьего счетчика и выходу второго элемента И, а третий выход - к установочным входам второго и третьего счетчиков.