УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИЗОБРАЖЕНИЯ Российский патент 1998 года по МПК G06T1/00 

Изобретение относится к устройствам ввода и может быть использовано для считывания изображений поверхностей исследуемых образцов материалов, находящихся в рабочей зоне растрового электронного микроскопа (РЭМ) [10], в память персональной ЭВМ. Необходимость создания устройств для считывания изображений вызвана тем, что возможности существующих РЭМ не позволяют автоматизировать процесс анализа видеоинформации. Поэтому сопряжение РЭМ с персональными компьютерами с помощью устройств ввода изображений позволяет значительно расширить круг решаемых задач, существенно сократить время обработки видеоинформации, получаемой с помощью РЭМ, Однако для сопряжения РЭМ с внешними устройствами не предусмотрено никаких дополнительных интерфейсов. Один из путей преодоления указанных трудностей в сопряжении РЭМ и ЭВМ связан с разработкой устройств для ввода изображения и записи их в память персональной ЭВМ (ПЭВМ).

Известны устройства для считывания и отображения видеоинформации? содержащие первый видеоусилитель, мультиплексор телекамер, аналого-цифровой преобразователь, регистр загрузки, оперативное запоминающее устройство видеоинформации, регистр ввода на монитор, мультиплексор данных, формирователь управляющих сигналов, цифроаналоговый преобразователь, второй видеоусилитель, генератор, мультиплексор синхросигналов, мультиплексор адреса, регистр состояний, формирователь сигналов записи, формирователь адреса строк, формирователь адреса столбцов, регистр данных, регистр адреса строк, регистр адреса столбцов, блок связи с ЭВМ, монитор [1, с.206].

Недостаток таких устройств состоит в невозможности получения качественного полутонового изображения, кроме того невозможности сопряжения с его РЭМ.

Наиболее близким техническим решением к изобретению является устройство для ввода изображений в ЭВМ [1, с. 202], содержащее датчик телевизионного изображения (ДТИ), видеоусилитель (ВУ), аналого-цифровой преобразователь (АЦП), генератор тактовых импульсов (ГТИ), первый регистр (ПРГ), формирователь адреса (ФА), формирователь сигналов записи (ФСЗ), блок памяти (БП), второй регистр (ВРГ), мультиплексор данных (МД), цифро-аналоговый преобразователь (ЦАП), формирователь видеосигналов (ФВС), блок видеоконтроля (БВК), регистр состояний (РГС), мультиплексор адреса (МА), формирователь сигналов команд (ФСК), дешифратор команд (ДК), регистр адреса (РГА), шинный формирователь (ШФ).

Устройство работает следующим образом. Видеоинформация с ДТИ с помощью ВУ, АЦП и ПРГ записывается в БП. Управляет записью кадра изображения в БП ЭВМ через ДК, РГС, ФС и ПРГ. При этом ПРГ преобразовывает последовательную информацию в параллельную (четыре 4-х разрядных числа), во время преобразования последовательной информации в параллельную ФСК подает на БП сигналы, необходимые для записи, а ФА вырабатывающий 14-разрядный адрес, через мультиплексор адреса осуществляет последовательную коммутацию (по семь разрядов) на адресные входы БП. ПРГ, ФА и ФСЗ синхронизируются сигналом, поступающим с ГТИ. По окончании полукадра, при поступлении на РГС следующего кадрового синхроимпульса РГС снимает сигналы с ФСЗ и ПРГ и устройство автоматически переходит в режим контроля. В режиме контроля информация о четырех элементах изображения параллельно считывается из БП, а затем с помощью второго регистра сдвига параллельная комбинация чисел преобразуется и подается на ЦАП, выходной сигнал которой суммируется ФВ с синхроимпульсами и гасящими импульсами, поступающими из ФА, по команде от ДК (на ФСК и ШФ) информация из БП считывается в ЭВМ через МД и ШФ. При этом МД выбирает сигналы в зависимости от двух младших разрядов адреса столбцов с одной из четырех групп микросхем ВП. Адрес для считывания устанавливается МА, использующим информацию от РГА.

При записи данных в БП из ЭВМ работа устройства аналогична считыванию за исключением того, что ДК не выдает сигнал на ШФ, подключающий выход МД на шину ЭВМ. Кроме того, ДК выдает сигнал на ФСЗ, по которому на выбранную двумя младшими разрядами столбцов, поступающими на ФСЗ, группу микросхем подается сигнал записи. Данные на БП поступают от ШФ через ПРГ. Адрес РГА заносится предварительно из канала ЭВМ [2].

Недостаток данного устройства заключается в невозможности считывания изображения необходимой точности, так как размер вводимого считываемого им изображения 256•256 элементов, а количество градаций серого, содержащихся в вводимом изображении, составляет 16. Кроме того, оно не приспособлено для с сопряжения с растровым электронным микроскопом.

Целью изобретения является повышение точности вводимого устройством изображения.

Цель достигается тем, что в устройство, содержащее датчик телевизионного изображения, выходом соединенный с входом видеоусилителя, выход которого подключен к входу аналого-цифрового преобразователя (АЦП), вторым входом соединенный с входом генератора тактовых импульсов, блок памяти, генератор тактовых импульсов и формирователь адреса, дополнительно введены блок приемопередатчиков, первым входом соединенный с выходом аналого-цифрового преобразователя, вторым входом, объединенным с третьим входом блока регистров адреса, вторым входом блока контроля окончания записи и первым входом мультиплексора сигналов управления памятью - с вторым выходом коммутатора регистров адреса, третьим входом, объединенным с четвертым входом блока регистров адреса, - с первым выходом коммутатора регистров адреса, четвертым и пятым входами - с первым и вторым входами блока памяти, шестым входом, объединенным с первым входом формирователя счетных импульсов ЭВМ, - с вторым выходом дешифратора адреса, и выходом - с четвертым входом регистра ввода-вывода данных, первым входом подключенного к выходу блока контроля окончания записи, пятым входом - к третьему выходу дешифратора адреса, а выходом - к входу ЭВМ, третьим выходом соединенной с входом генератора тактовых импульсов, седьмым выходом - с четвертым входом дешифратора адреса, шестым выходом - с десятым входом генератора счетных импульсов АЦП, девятым выходом - с первым входом дешифратора адреса, восьмым выходом - с объединенными третьим входом дешифратора адреса, девятым входом ГСИ АЦП и вторым входом формирователя счетных импульсов ЭВМ, выход которого подключен к объединенным четвертому входу мультиплексора сигналов управления памятью и первому входу формирователя адреса, вторым входом, объединенным с входом генератора управляющих импульсов, соединенного с выходом генератора счетных импульсов АЦП, третьим входом, объединенным с вторым входом коммутатора регистров адреса, - с первым выходом блока предварительной обработки синхроимпульсов, первым и вторым входами - с первым и вторым входами блока регистров адреса, первым и вторым выходами подключенного к седьмому и восьмому входам блока памяти, третьим, четвертым, пятым и шестым входами соединенного с первым, вторым, третьим и четвертым выходами мультиплексора сигналов управления памятью, вторым и третьим входами подключенного к первому и второму выходам генератора управляющих импульсов, генератор счетных импульсов АЦП, третьим входом, объединенным с вторым входом АЦП, соединенный с выходом генератора тактовых импульсов, генератор счетных импульсов АЦП, четвертым, пятым, шестым и седьмым выходами соединенный соответственно с четвертым, пятым, шестым и седьмым выходами дешифратора адреса, первый выход которого соединен с первым входом блока контроля окончания записи, блок предварительной обработки синхроимпульсов, первым и вторым входами соединенный с вторым и третьим выходами датчика изображения и вторым выходом соединенный с первым входом коммутатора регистра адреса.

Введение регистра ввода-вывода данных, блока приемопередатчиков, блока предварительной обработки синхроимпульсов, дешифратора адреса, генератора счетных импульсов АЦП, формирователя счетных импульсов ЭВМ, блока регистров адреса, коммутатора регистров адреса, мультиплексора сигналов управления памятью, генератора управляющих импульсов, блока контроля окончания записи по указанной схеме позволяет вводить изображение размером 1024 х 1024 элемента и содержащее 256 градаций яркости. Возможность записи изображения такого размера осуществляется за счет особой организации адресации оперативного запоминающего устройства видеоинформации.

Сопоставительный анализ прототипа и заявляемого технического решения позволяет заключить, что техническое решение соответствует критерию "новизна".

В известных устройствах, решающих задачу считывания изображения, применяется считывание полутонового (последовательно, по пол-кадра, с преобразованием последовательной информации в параллельную, вследствие ограниченного объема памяти и необходимости обращения два раза за цикл к дополнительным регистрам, т.е. из-за отсутствия регистра ввода - вывода данных, блока приемопередатчиков, дешифратора адреса, генератора счетных импульсов АЦП, формирователя счетных импульсов ЭВМ, коммутатора регистров адреса, включенных по указанной схеме). Все это не дает с высокой точностью считывать изображение поверхности (т.е. считывать полутоновое изображение в течение одного кадра). Наличие отличительных признаков, неизвестных в технических решениях, позволяет сделать заключение о соответствии заявляемого решения условиям изобретательского уровня.

На фиг.1 представлена функциональная схема устройства; на фиг.2 - временные диаграммы цикла чтения из оперативной памяти ПЭВМ; на фиг. 3 - временные диаграммы цикла записи в оперативную память ПЭВМ;, на фиг. 4 - вариант исполнения (принципиальная электрическая схема) блока приемопередатчиков; на фиг. 5 - вариант исполнения (принципиальная электрическая схема) блока приемопередатчиков; на фиг.6 - вариант исполнения (принципиальная электрическая схема) дешифратора адреса; на фиг.7 - вариант исполнения (принципиальная электрическая схема) генератора импульсов АЦП и формирователя счетных импульсов ЭВМ; на фиг.8 - вариант исполнения (принципиальная электрическая схема) блока регистров адреса и коммутатора регистров адреса; на фиг.9 - вариант исполнения (принципиальная электрическая схема) генератора управляющих импульсов и мультиплексора сигналов управления памятью; на фиг.10 - вариант исполнения (принципиальная электрическая схема) блока предварительной обработки синхромпульсов.

На фиг. 1 представлена функциональная схема, где: 1 - датчик телевизионного изображения (ДТИ); 2 - видеоусилитель (ВУ); 3 - аналого-цифровой преобразователь (АЦП); 4 - генератор тактовых импульсов (ГТИ); 5 - блок приемопредатчиков (БПП); 6 - блок памяти (БП); 7 - блок предварительной обработки синхроимпульсов (БПОС); 8 - регистр ввода- вывода данных (РВВД); 9 - дешифратор адреса (ДА); 10 - генератор счетных импульсов АЦП (ГСИ АЦП); 11 - формирователь счетных импульсов ЭВМ (ФСИ ЭФМ); 12 - формирователь адреса (ФА); 13 - блок регистров адреса (БРА); 14 - коммутатор регистров адреса (КРА); 15 - мультиплексор сигналов управления памятью (МСУП); 16 - генератор управляющих импульсов (ГУИ); 17 - блок контроля окончания записи; 18 - персональная ЭВМ (ПЭВМ).

Из функциональной схемы, приведенной на фиг.1, следует, что выход датчика телевизионного изображения (ДТИ) 1 подключен к входу видеоусилителя (ВУ) 2, выход которого соединен с отдельным входом аналого-цифрового преобразователя (АЦП) 3; отдельный вход АЦП 3 соединен с выходом генератора тактовых импульсов (ГТИ) 4 и отдельным входом генератора счетных импульсов АЦП (ГСИ АЦП) 10; выход АЦП 3 соединен с входом блока приемопередатчиков (БПП) 5; два отдельных входа-выхода которого соединены с двумя отдельными входами-выходами блока памяти (БП) 6; два отдельных входа блока предварительной обработки синхроимпульсов (БПОС) 7 соединены с двумя отдельными выходами датчика телевизионного изображения ДТИ 1; отдельный вход регистра ввода-вывода данных (РВВД) 8 соединен с выходом БПП 5; отдельный выход дешифратора адреса (ДА) 9 подключен к отдельному входу БПП 5 и отдельному входу формирователя счетных импульсов ЭВМ (ФСИ ЭФМ) 11, выходом подключенного к отдельным входам формирователя адреса (ФА) 12 и мультиплексора сигналов управления памятью (МСУП) 15; два отдельных выхода ФА 12 подключены к отдельным входам блока регистров адреса (БРА) 13, отдельный вход которого, объединенный с отдельным входом БПП 5, соединен с отдельным выходом коммутатора регистров адреса (КРА) 14; другой отдельный выход КРА 14 соединен с отельными входами мультиплексора сигналов управления памятью (МСУП) 15, БРА 13, БПП 5 и блока контроля окончания записи (БКОЗ) 17; два отдельных входа МСУП 15 соединены с двумя отдельными выходами генератора управляющих импульсов (ГУИ) 16; отдельный вход БКОЗ 17 соединен с выходом ДА 9, другой отдельный выход ДА 9 подключен к отдельному входу РВВД 8, отдельный выход БПОС 7 подключен к входам ФА 12 и КРА 14; другой отдельный выход БПОС 7 соединен с входом КРА 14; выход генератора счетных импульсов АЦП (ГСИ АЦП) 1- подключен к входам ФА 12 и ГУИ 16; четыре отдельных выхода МСУП 15 подключены к отдельным входам БП 6; два отдельных выхода БРА 13 соединены с отдельными входами БП 6; выход БКОЗ 17 подключен к входу РВВД 8; четыре отдельных выхода ДА 9 подключены к входам ГСИ АЦП 10; отдельный выход РВВД 8 соединен с входом персональной ЭВМ (ПЭВМ) 18, два отдельных выхода которой соединены соответственно с входом ДА 9 и ГСИ АЦП 10; отдельный выход ПЭВМ 18 соединен с входами ДА 9, ГСИ АЦП 10 и РВВД 8; другой отдельный выход ПЭВМ 18 подключен к ДА 9, ГСИ АЦП 10 и ФСИ ЭФМ 11; отдельный выход ПЭВМ 18 соединен с входом РВВД 8; два отдельных выхода ПЭВМ 18 подключены к отдельным входам ГСИ АЦП 10; отдельный выход ПЭВМ 18 подключен к отдельному входу ДА 9; отдельный выход ПЭВМ 18 подключен к входу генератора тактовых импульсов ГТИ 4.

Устройство работает следующим образом. Поскольку время строчной развертки РЭМ может изменяться в пределах 28 - 600 ms, устройство имеет несколько программно-задаваемых режимов работы, в которых время записи зависит от времени строчной развертки. Видеосигнал с выхода ДТИ 1 поступает на ВУ 2, в котором формируются необходимые амплитуда и полярность импульса, подаваемого на аналоговый вход АЦП 3 [8]. Кроме того, для того чтобы придать синхроимпульсам с выхода ДТИ 1 необходимую амплитуду, требуемую для подачи на входы микросхем устройствам считывания изображения (УСИ), используется БПОС 7. С выхода ВУ 2 предварительно обработанный видеосигнал поступает на АЦП 3, где он преобразуется в восьмиразрядный двоичный код. После оцифровывания сигнал из АЦП 3, управляемого сигналами с ГТИ 4, поступает на вход БПП 5. С выхода БПП 5 информация записывается в БП 6. Счетные импульсы ГСИ АЦП 10 и ФСИ ЭВМ 11 предназначены для подачи на ФА 12, осуществляющего адресацию регистров БП 6. На каждый из двух регистров памяти приходится по два регистра адреса, причем один регистр каждого адреса адресует регистр памяти во время цикла записи, а другой регистр адресует регистр памяти во время цикла чтения. Запись изображения происходит по сигналу "0", поступающему от ФСИ ЭВМ 11 на входы разрешения работы регистров БП 6. Непосредственная команда записи или чтения поступает от ПЭВМ 18. В устройстве применен следующий способ записи: за период строчной развертки 1024 значения яркости элементов первой строки изображения по сигналу WR, поступающему от ГУИ 16 через МСУП 15, записываются в первый регистр блока памяти (БП) 6. В следующий период строчной развертки по сигналу RD, поступающему от МСУП 15, эти 1024 значения считываются через РВВД 8 в память ПЭВМ 18. Одновременно с этим 1024 значения яркости элементов следующей строки изображения записываются во второй регистр памяти. Таким образом в память ПЭВМ 18 вводятся все 1024 строки изображения, Выбор регистра ПЭВМ 18, к которому будет производиться обращение (запись или считывание), производится ДА 9, в состав которого входит набор кнопочных переключателей, с помощью которого в адресном пространстве ПЭВМ 18 выбираются регистры с адресом 300H-307H (отведенные под внешнее устройство), а ДА 9 определяет непосредственно тот регистр в который или из которого будет производиться запись или чтение. Изменение режима работы УСИ производится программно, путем подачи управляющего слова от ПЭВМ 18 на управляющие входы ГСИ АЦП 10. В качестве исходной на выход ГСИ АЦП 10 поступает последовательность импульсов с выхода ГТИ 4, на вход которого, в свою очередь, поступает сигнал стандартной частоты с выхода ПЭВМ 18. Основное согласование во времени работы блоков устройства осуществляет КРА 14, на вход которого поступают предварительно обработанные синхроимпульсы с БПОС 7. На выходе КРА 14 в один период строчной развертки устанавливается напряжение логической "1", а в следующие - логического "0". Сигнал с выхода КРА 14, поступая на входы разрешения микросхем, управляет работой БРА 13, МСУП 15, БП 6, БПП 5, БКОЗ 16. Поскольку время записи информации в БП 6 отличается от времени ее считывания в память ПЭВМ 18, в устройстве применен БКОЗ 17, позволяющий наблюдать на экране дисплея время окончания периода строчной развертки. Таким образом, устройство позволяет считывать построчно в БЗУ и далее в память ПЭВМ 18 изображение размером 1024 х 1024 элемента и содержащее 256 градаций яркости и осуществлять контроль записанной информации на экране дисплея.

Рассмотрим сигналы и временные диаграммы (фиг.2, 3), описывающие работу устройства при обмене информацией с ПЭВМ [4]. Обмен с ПЭВМ 18 состоит из двух циклов: цикл чтения порта периферийного устройства, когда оттуда прочитывается байт или слово и передается шинному интерфейсу, записывающему содержимое в своих внутренних регистрах. Такое чтение осуществляется в течение двух процессорных тактов: сначала такта состояния Ts, затем командного такта Tc. Адрес выставляется с некоторым упреждением, так как процессору уже в предыдущем цикле известно, что он будет читать дальше. Сигнал IORC от шинного контроллера (сообщающий периферийному устройству, что оно должно выставить данные на шину для последующего их чтения процессором) устанавливается в начале второго такта Tc процессора, а сами данные процессор считывает со своей шины данных во второй половине второго процессорного такта Tc. Начало появления данных на шине D7 - D0 определяется схемой управления памятью и быстродействием самих схем памяти периферийного устройства.

Цикл записи в порт периферийного устройства также состоит из двух тактов Ts и Tc. В первом такте выставляются адрес и управляющие сигналы (S0, S1 - сигналы, с дешифрации которых контроллер начинает свою работу по выполнению совместно с процессором очередного цикла шины). Цикл шины начинается, когда или S0 или S1 устанавливаются на низкий уровень с синхронизацией по падающему фронту сигнала CLK и сигнала IOWC (информирующего о прохождении цикла шины записи данных в периферийный порт), а во втором происходит сама запись в порт периферийного устройства. Цикл записи похож на цикл чтения с одним существенным отличием: на выходах D7 - D0 данные появляются со второй половины первого такта Ts и держатся до самого конца второго такта Tc [4].

На фиг.4 дан вариант исполнения регистра ввода-вывода данных, предназначенного для передачи информации, записанной в блоке памяти через блок приемопередатчиков в память персональной ЭВМ, а также подачи адресов и команд от персональной ПЭВМ в устройство считывания изображения, а также блок контроля окончания записи, предназначенный для осуществления программного контроля за временем окончания записи. Регистр ввода-вывода данных 8 состоит из двух инверторов 20.1, 20.2, элемента И 21 и двунаправленного шинного формирователя 19 (микросхема 580ВА87) [5], входами подключенного к выводам данных системной шины ПЭВМ 18, а выходами подключенного к входам БПП 5. Работа 19 разрешена, если выбраны регистры ПЭВМ 18 с адресом 300H-307H, а направление передачи определяется следующим образом: если на выходе В14 системной шины появился сигнал IOR (активный уровень - низкий) и выбран один из регистров с адресом 304H - 307H (на выходе А29 системной шины установлен уровень логической "1"), информация передается от выходов В0 - В7 к входам А0 - А7. В остальных случаях информация передается в обратном направлении. Блок контроля окончания записи 17 содержит буферный элемент ИЛИ (микросхема 155ЛП8). Если ДА 9 выбрал регистр конца строки (адрес 305H), то через 19 в РКС записывается значение сигнала на выходе КРА 14. которое можно выводить на экран дисплея.

На фиг.5 дан вариант исполнения блока приемопередатчиков 5, выполненного на двух элементах И 22.1, 22.2 и четырех шинных формирователя 23 - 26 (микросхема 589АП26). Поскольку данные шинные формирователи являются четырехразрядными, для передачи восьмиразрядных данных используется два корпуса микросхем 589АП26 таким образом, что в один период строчной развертки приемопередатчики 23, 24 передают информацию от АЦП 3 к БП 6, а приемопередатчики 25, 26 передают информацию от блока памяти БП 6 к РВВД 8. В следующий период строчной развертки функции приемопередатчиков 23, 24 и 25, 26 меняются местами. Направление передачи информации определяется сигналом с выхода КРА 14. Разрешение работы 23 - 26 определяется следующим образом. Если ДА 9 выбрал регистр данных (адрес 304H) и сигнал с выхода КРА 14 равен логической "1", то работа приемопередатчика не разрешена. Во всех остальных случаях работа разрешена.

На фиг.6 представлен дешифратор адреса, выполненный на следующих микросхемах: 4 элемента исключающее ИЛИ 27.1 - 27.4, восьмивходовой элемент И-НЕ 28, 4 элемента исключающее ИЛИ 29.1 - 29.4, дешифратор-демультиплексор 30 (микросхема 555ИД7) [5, 6], пять элементов НЕ 31.1 - 31.5; семь резисторов 32 - 38 (3 кОм) и набор кнопочных переключателей 39.1 - 39.7. С помощью набора кнопочных переключателей выставляется адрес (300H - 307H). Если он совпадает с адресом, установленным на выходах А22 - А20 системной шины, и сигнал AEN с выхода системной шины (высокий активный уровень которого, указывает на то, что системной шиной управляет один из контроллеров прямого доступа к памяти) установлен в низкий уровень - работа 30 по инверсному входу разрешена. Кроме того, если уровни сигналов IOW и IOR с выхода системной шины не совпадают, разрешена работа 30 и по неинверсному входу разрешения работы. Выходы 30 соответствуют адресам следующих регистров: 300H - 302H - регистры таймеров (РТ), 303H - регистр управляющего слова (РУС), 304H - регистры данных (РД), 305H - регистр конца строки (РКС).

На фиг. 7 дан вариант исполнения генератора счетных импульсов АЦП 10, который служит для вырабатывания последовательности счетных импульсов и подачи их на вход формирователя адреса. ГСИ АЦП 10 содержит программный таймер 40 (микросхема 580BИ53) и четырехвходовой элемент И 41 (микросхема 555ЛИ6) и работает следующим образом: на тактовый вход 40 поступают импульсы тактовой частоты 1,75 МГц с выхода ГТИ 4. Режим работы каналов 40 устанавливается программно путем записи управляющего слова. Управляющее слово содержит номер канала, тип операции, режим работы и вид используемого кода. На вход RD "чтение" подается сигнал IOW с вывода В14 системной шины, на вход WR "запись" подается сигнал IOR с вывода В13 системной шины. На адресные входы А0, А1, выбирающие один из каналов программируемого таймера или управляющий регистр, подаются сигналы с выводов А31, А30 системной шины персональной ЭВМ. На вход CS-выбор микросхемы программируемого таймера поступает сигнал с выхода 41, на выходы которого, в свою очередь, поступают сигналы с ДА 9. Таким образом, если выбран адрес одного из регистров с адресом (300H-303H), работа 40 разрешена. На вход управления GATE 1 постоянно подается уровень логической "1", таким образом работа первого канала постоянно разрешена. Для того чтобы записать управляющее слово в РУС (адрес 303Н) из ПЭВМ 18 необходимо на входы управления подавать следующие сигналы: вход WR - уровень логического "0", вход RD - "1", вход CS - "0", вход А1 - "1", вход А0 - "1". Для того чтобы загрузить данные в канал 1, с входов D0-D7 необходимо подать на WR - "0", на RD - "1", на CS - "0", на А1 - "0", на А0 - "1". Для того чтобы считать содержимое канала 1, на входы D0 - D7 необходимо подать на WR - "1", на RD - "0", на CS - "0", на А1 - "0", на А0 - "1". Управляющее слово имеет вид: 01110110, где разряд D0 указывает на то, что счетчик работает в двоичном коде; разряды D1 - D3 - режим генерации меандра; D4, D5 - что таймер работает с двухбайтовыми числами; D6, D7 - что работает канал 1.

Формирователь счетных импульсов ЭВМ 11 содержит двухвходовой элемент ИЛИ 42, на входы которого поступают сигнал I0R с вывода В14 системной шины и сигнал с выхода ДА (соответствующий адресу регистра данных 304Н), таким образом, если 30 выбрал адрес 304Н и с выхода В14 поступает сигнал I0R, на выходе 42 устанавливается напряжение низкого уровня. Как только уровень одного из входных сигналов меняется на противоположный, на выходе 42 устанавливается напряжение высокого уровня. По этому перепаду напряжения состояние счетчика ФА 12 увеличивается на 1, что соответствует записи в память ПЭВМ 18 еще одного значения яркости элемента изображения.

Генератор управляющих импульсов 16 и мультиплексор сигналов управления памятью 15 (фиг.8) служат для формирования сигналов, управляющих работой БП 6, и подачи их на его соответствующие входы. ГУИ 16 содержит первый резистор 43 (3 кОм), два ждущих мультивибратора 44.1, 44.2 (микросхема 555АГ3); первый конденсатор (120 пФ) 45, второй резистор 46 (5,6 кОм), третий резистор 48 (3 кОм), второй конденсатор 47 (100 пФ), четвертый резистор 49 (5,6 кОм). Резисторы 46 и 49 и конденсаторы 45 и 47 являются времязадающими элементами, они определяют длительность импульсов на выходе 44.1 и 44.2. Вход сброса R каждого из мультивибраторов (активный уровень низкий) через резисторы 43, 48 соответственно подключен к шине питания +5В. Сигнал на входы запуска 44.1, 44.2 поступает с выхода 40. С выхода 44.1 поступают импульсы длительностью 500нс, предназначенные для подачи через МСУП 15 на входы WR/RD микросхем БП 6. С выхода 44.2 поступают импульсы длительностью 450 нс, предназначенные для подачи через МСУП 15 на входы CS микросхем БП 6.

Мультиплексор сигналов управления памятью 15 содержит 4 двухвходовых мультиплексора 50 (микросхема 555 КП 11 [6]), на входы которого поступают: 11a - сигнал CS с 44.2, 12a - сигнал с 42, 11b - сигнал WR с 44.1, 12b - напряжение питания +5В, входы 11c, 12c, 11d, 12d объединены соответственно с 12a, 11a, 12b, 11b. Управление работой мультиплексора 50 осуществляется с помощью КРА 14 таким образом, что в один период строчной развертки происходит передача информации с выходов 11a - 11d - на выходы 0a - 0d, а в следующий период с 12a - 12d на выходы 0a - 0d. Трансляция данных с входов на выходы разрешена постоянно, так как на входе ОE постоянно установлено напряжение низкого уровня. Подаваемое на входы 12b и 11c напряжение питания соответствует по уровню сигналу RD на управляющих входах БП 6. Приведенный способ включения мультиплексора 50 позволяет за период строчной развертки в первый элемент памяти БП 6 производить запись, а из второго производить чтение, а в следующем периоде из первого элемента памяти производить считывание, а во второй записывать значения яркости элементов изображения.

На фиг.9 дан вариант исполнения блока регистров адреса 13, который служит для адресации БП 6, а также КРА 14, выполняющего основное согласование по времени работы БРА 13. БРА 13 содержит восемь буферных регистров 51 - 58 (микросхема 580ИР83) для ввода-вывода информации, схему И 60. Поскольку регистры являются 8-разрядными, для 10-разрядной адресации БП 6 используется по два буферных регистра, кроме того, поскольку каждый из двух элементов памяти БП 6 при записи и при чтении адресуется различными регистрами, общее количество используемых корпусов микросхем равняется 8. Работа БРА 13 управляется с помощью КРА 14 и происходит следующим образом. К каждому из элементов памяти БП 6 присоединено по две пары регистров адреса, в одной из которых хранится записанная информация о количестве записанных значений элементов яркости, а в другой - о количестве считываемых. Сигнал с выхода КРА 14 подается на управляющие входы таким образом, что если к одному элементу памяти подключены регистры адресующие при записи, то к другому - адресующие при чтении. Входы SТВ 51 - 58 подключены к шине питания +5В, и таким образом передача информации с входов А0-7 на выходы В0-7 осуществляется постоянно. Входы разрешения работы ОЕ 51 - 58 подключены к выходам КРА 14, который содержит триггер 59. На вход триггера 59 поступают предварительно обработанные синхроимпульсы с выхода БПОС 7. По положительному перепаду на тактовом входе C каждый период строчной развертки на выходе Q устанавливается напряжение либо высокого, либо низкого логического уровня. Напряжение высокого уровня, поступая на входы OE 51 - 58, запрещает работу, а низкого уровня - разрешает.

На фиг. 10 дана принципиальная электрическая схема блока предварительной обработки синхроимпульсов 7. Он содержит первый резистор 61 (3 кОм), второй резистор 62 (1,6 кОм), первый конденсатор 63 (50 пФ), третий резистор (1 кОм) 64, четвертый резистор 65 (3кОм), пятый резистор 66 (3 кОм), операционный усилитель 67 (микросхема 544 УД 2) [9], второй конденсатор 68 (0,01 мкФ), таймер 69 (микросхема 1006 ВИ1), шестой резистор 70 (820 Ом), седьмой резистор 71 (2 кОм), восьмой резистор 72 (3 кОм), третий конденсатор 73 (0,01 мкФ), девятый резистор 74 (2 кОм), десятый резистор 75 (1,6 кОм), четвертый конденсатор 76 (50 пФ), одиннадцатый резистор 77 (1 кОм), двенадцатый резистор 78 (3 кОм), операционный усилитель 79 (микросхема 544 УД2), пятый конденсатор 80 (0,01 мкФ), таймер 81 (микросхема 1006ВМ1) [3], тринадцатый резистор 82 (820 Ом), четырнадцатый резистор 83 (2 кОм), пятнадцатый резистор 84 (3 кОм), шестой конденсатор 85 (0,01 мкФ), шестнадцатый резистор 86 (2кОм).

Блок работает следующим образом. На входы операционных усилителей 64, 69 поступают соответственно строчные и кадровые синхроимпульсы с выхода 1, которые необходимо инвертировать и ослабить до амплитуды 5В. С выхода 69 снимаются строчные синхроимпульсы и подаются на вход КРА 14. С выхода 81 снимаются кадровые синхроимпульсы. Напряжение питания для 67 и 79 составляет как +12В, так и -12В. На инверсный вход операционных усилителей подаются импульсы отрицательной полярности, ослабленные от амплитуды -30В до амплитуды -12В. На неинверсный вход подается опорное напряжение 7В.

По сравнению с известными предлагаемое устройство обладает следующими преимуществами. Считывание кадра изображения размером 1024 х 1024 элементов разложения обеспечивает получение большей информации об объекте. Действительно, из [1] получаем, что общее количество информации I, снимаемое при считывании изображения определяется следующей формулой:
I = N_к • N • (log m1 + log m2), (1)
где
N_к - число считываемых кадров изображения;
N - число элементов разложения изображения;
m1 - число считываемых градаций яркости изображения;
m2 - число считываемых цветов изображения.

Известное устройство обладает следующими характеристиками: N_к = 1, N = 256 • 256 = 65536, m1 = 16, m2 = 1. Предлагаемое устройство имеет следующие характеристики: N_к = 1, N = 1024 • 1024, m1 = 256, m2 = 1. Тогда для известного устройства количество информации I_и = 262144, а для предлагаемого I_п = 8388608. Таким образом предлагаемое устройство может получать при считывании (I_п/I_и = 32) в 32 раза больше информации, чем известное устройство. А этот факт свидетельствует о том, что предлагаемое устройство обладает более высокой точностью работы, чем известное. Кроме того, использование всего двух элементов памяти позволяет как значительно уменьшить затраты, так и увеличить надежность устройства.

Таким образом, при использовании предлагаемого устройства можно считывать более точное изображение объекта.

Литература
1. Корреляционные зрительные системы роботов. /Кориков А.М., Сырямкин В. И. , Титов В. С./ Под ред. А.М. Корикова. - Томск: РиС, Томское отделение, 1990, 246 с.: ил.

2. Системы технического зрения: Справочник. /Сырямкин В.И., Титов В.С., Якушенков Ю. Г. и др./ Под общей ред. Сырямкина В.И., Титова В.С. - Томск: МГП "РАСКО", 1982, 367 с.: ил.

3. Аналоговые интегральные схемы: Справочник. А.Л. Булычев, В.И.Галкин, В. А. Прохоренко. 2-е изд., перераб. и доп. - Мн.: Беларусь, 1993, 382 с.: черт.

4. Левкин Г.Н., Левкина В.Е. Введение в схемотехнику ПЭВМ РС/АТ. - М.: Изд-во МПИ, 1991, 96 с.: ил.

5. Цифровые и аналоговые интегральные микросхемы: Справочник. /В.С. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др./ Под ред. В.С. Якубовского, - М.: Радио и связь, 1990, 496 с.: ил.

6. Шило В. Л. Популярные цифровые микросхемы: Справочник. - Челябинск: Металлургия, Челябинское отделение, 1988, 352 с.: ил.

7. Микропроцессоры и микроЭВМ в системах автоматического управления: Справочник/ С.Т. Хвощ, Н.Н. Варлинский, Е.А. Попов/ Под общ. ред. С.Т. Хвоща, - Л.: Машиностроение. Ленингр. отд-ние, 1987, 640с.: ил.

8. Федорко Б.Г., Телец В.А. Микросхемы ЦАП и АЦП: функционирование, параметры, применение, -М.: Энергоатомиздат, 1990, 320 с.: ил.

9. Гутников В.С. Интегральная электроника в измерительных устройствах. - 2-е изд., перераб. и доп. - Л.: Энергоатомиздат. Ленинград. отделение. 1988, 304 с.: ил.

10. Huang Z.H., Tian J.F., Wang Z. G. Analysis of Fractal Chatacteristics of Fractured Surfaces by Secondary Electron Line Scanning //Materials Science and Engineerung. A118, 1989, P. 19 - 24.

Изобретение относится к устройствам ввода и может быть использовано для считывания изображений поверхностей исследуемых образцов материалов, находящихся в рабочей зоне растрового электронного микроскопа, в память персональной ЭВМ. Технический результат заключается в повышении точности вводимого устройством изображения. Устройство содержит датчик телевизионного изображения, видеоусилитель, аналого-цифровой преобразователь, генератор тактовых импульсов, блок памяти, формирователь адреса, блок приемопередатчиков, регистр ввода-вывода данных, блок контроля окончания записи, генератор счетных импульсов АЦП, дешифратор адреса, формирователь счетных импульсов ЭВМ, блок регистров адреса, мультиплексор сигналов управления памятью, коммутатор регистров адреса, генератор управляющих импульсов и блок предварительной обработки синхроимпульсов, которые взаимосвязаны друг с другом. 10 ил.

Устройство для считывания изображений, содержащее последовательно соединенные датчик телевизионного изображения, видеоусилитель, аналого-цифровой преобразователь (АЦП), вторым входом подключенный к выходу генератора тактовых импульсов, а также блок памяти и формирователь адреса, отличающееся тем, что в него дополнительно введены блок приемопередатчиков, регистр ввода-вывода данных, блок контроля окончания записи, генератор счетных импульсов АЦП, дешифратор адреса, формирователь счетных импульсов ЭВМ, блок регистров адреса, мультиплексор сигналов управления памятью, коммутатор регистров адреса, генератор управляющих импульсов, блок предварительной обработки синхроимпульсов, причем блок приемопередатчиков первым информационным входом подключен к выходу АЦП, четвертым и пятым информационными входами соединен с блоком памяти, информационным выходом подключен через регистр ввода-вывода данных, отдельным входом соединенный с выходом блока контроля окончания записи, к информационному входу персональной ЭВМ, первый и второй выходы которой соединены с входом генератора счетных импульсов АЦП, третий выход- с входом генератора тактовых импульсов, четвертый управляющий выход - с объединенными третьим входом регистра ввода-вывода данных, вторым входом дешифратора адреса и восьмым входом генератора счетных импульсов АЦП, пятый выход - с вторым входом регистра ввода-вывода данных, шестой информационный выход - с десятым информационным входом генератора счетных импульсов АЦП, седьмой информационный выход - с четвертым информационным входом дешифратора адреса, восьмой управляющий выход - с третьим управляющим входом дешифратора адреса, девятым управляющим входом генератора счетных импульсов АЦП и вторым управляющим входом формирователя счетных импульсов ЭВМ, девятый управляющий выход - с первым управляющим входом дешифратора адреса, первый выход которого соединен с первым управляющим входом блока контроля окончания записи, второй выход - с шестым управляющим входом блока приемопередатчиков и первым входом формирователя счетных импульсов ЭВМ, выход которого подключен к четвертому управляющему входу мультиплексора сигналов управления памятью и к первому входу формирователя адреса, два информационных выхода которого подключены к первому и второму информационным входам блока регистров адреса, третий управляющий вход которого подключен к второму управляющему входу блока приемопередатчиков, первому управляющему входу мультиплексора сигналов управления памятью, второму управляющему входу блока контроля окончания записи и к второму выходу коммутатора регистров адреса, первый выход которого соединен с третьим входом блока приемопередатчиков и четвертым управляющим входом блока регистров адреса, первый и второй информационные выходы которого соединены с информационными входами блока памяти, третий, четвертый, пятый и шестой управляющие входы которого подключены к первому, второму, третьему и четвертому управляющим выходам мультиплексора сигналов управления памятью, второй и третий входы которого соединены с первым и вторым выходами генератора управляющих импульсов, вход которого, соединенный с вторым входом формирователя адреса, подключен к выходу генератора счетных импульсов АЦП, третий вход которого, объединенный с вторым входом АЦП, соединен с выходом генератора тактовых импульсов, четвертый, пятый, шестой и седьмой управляющие входы - с четвертым, пятым, шестым и седьмым управляющими выходами дешифратора адреса, третий управляющий выход которого подключен к пятому управляющему входу регистра ввода-вывода данных, первый вход коммутатора регистров адреса соединен с вторым выходом блока предварительной обработки синхроимпульсов, а второй вход, объединенный с третьим входом формирователя адреса, - с первым выходом блока предварительной обработки синхроимпульсов, первый и второй входы которого подключены к второму и третьему выходам датчика телевизионного изображения.