НОНИУСНЫЙ ИЗМЕРИТЕЛЬ ВРЕМЕННЫХ ИНТЕРВАЛОВ Российский патент 1999 года по МПК G04F10/04 

Изобретение относится к измерительной и вычислительной технике и может использоваться для измерения с требуемой точностью временных интервалов, поступающих с высокой интенсивностью.

Известно устройство для измерения временных интервалов, которое содержит опорный и нониусный генераторы, основной и нониусные счетчики, первый и второй триггеры [1] , однако оно не обладает необходимым разрешением из-за невозможности регулировки частоты с требуемой точностью.

Наиболее близким по технической сущности к заявляемому измерителю является нониусный измеритель временных интервалов [2], содержащий опорный генератор, два нониусных генератора с фазовой автоподстройкой частоты (ФАПЧ), входное устройство, основной и нониусные счетчики, микропроцессорный блок. Данное устройство обладает высокой точностью при измерении одиночных временных интервалов, однако при длительном непрерывном измерении интервалов, поступающих в большом количестве и с высокой интенсивностью, точность измерения снижается. Это вызвано тем, что система ФАПЧ, регулирующая частоту между измерениями, отключается на время преобразования и не может обеспечить надежного регулирования частоты при длительной непрерывной работе.

Изобретение направлено на повышение точности при длительном измерении временных интервалов, поступающих в большом количестве и с высокой интенсивностью, путем обеспечения возможности регулировки частоты в процессе измерения.

Это достигается тем, что в нониусный измеритель временных интервалов, содержащий первый и второй нониусные генераторы, первые входы которых являются входами измерителя, опорный генератор, выход которого соединен с вторыми входами первого и второго нониусных генераторов, ключ, информационный вход которого подключен к выходу опорного генератора, первый и второй нониусные счетчики, входы которых подключены к первым выходам первого и второго нониусных генераторов соответственно, схема И, входы которой подключены к вторым выходам первого и второго нониусных генераторов, а выход которой соединен с третьими входами первого и второго нониусных генераторов, основной счетчик, вход которого подсоединен к первому выходу ключа, первый и второй управляющие входы которого подключены к вторым выходам первого и второго нониусных генераторов соответственно, блок фиксации и управления, информационные входы которого подключены к выходу основного счетчика, к выходам первого и второго нониусных счетчиков, а также к второму выходу ключа, введены первый и второй блоки коррекции, первый и второй цифроаналоговые преобразователи, счетчик выборки, причем четвертые входы первого и второго нониусных генераторов подключены к выходам первого и второго цифроаналоговых преобразователей соответственно, входы которых подключены к выходам первого и второго блоков коррекции, первые входы которых подключены к выходам первого и второго нониусных счетчиков соответственно, вторые входы первого и второго блоков коррекции подключены к выходу схемы И, третьи входы первого и второго блоков коррекции, а также пятые входы первого и второго нониусных генераторов подключены к выходу блока фиксации и управления, а четвертые входы первого и второго блоков коррекции объединены и подключены к выходам переноса счетчика выборки, вход которого подключен к выходу схемы И.

Кроме того блок коррекции содержит первую и вторую схемы сравнения кодов, схемы И с первой по пятую, первый и второй триггеры, регистр, реверсивный счетчик, элемент задержки, причем входы регистра, первые входы первой и второй схем сравнения кодов объединены и соединены с первым входом блока коррекции, первые входы первой и второй схем И подключены к выходам первой и второй схем сравнения кодов соответственно, вторые входы которых подключены к выходам регистра, вход записи которого подсоединен к выходу третьей схемы И, прямой вход которой подключен к выходу второй схемы И, входы установки первого и второго триггеров подключены к выходам первой и второй схем И соответственно, вторые входы которых объединены и соединены с вторым входом блока коррекции, вход сложения реверсивного счетчика подключен к выходу четвертой схемы И, первый и второй входы которой соединены с инверсными выходами первого и второго триггеров, входы сброса которых объединены и подключены к выходу элемента задержки, вход вычитания реверсивного счетчика подключен к выходу пятой схемы И, первый вход которой подключен к выходу второго триггера, третий вход четвертой схемы И, второй вход пятой схемы И и инверсный вход третьей схемы И объединены и соединены с третьим входом блока коррекции, четвертый вход четвертой схемы И, третий вход пятой схемы И и вход элемента задержки объединены и соединены с четвертым входом блока коррекции.

На фиг. 1 приведена схема заявляемого измерителя; на фиг. 2 - схема блока коррекции; на фиг. 3 показан один из вариантов реализации нониусного генератора; на фиг. 4 - один из возможных вариантов реализации ключа.

Измеритель (см. фиг. 1) содержит опорный генератор 1; первый и второй нониусные генераторы 2 и 3; первый и второй нониусные счетчики 4 и 5; первый и второй блоки коррекции 6 и 7; первый и второй цифроаналоговые преобразователи 8 и 9; ключ 10; основной счетчик 11; схему И 12; счетчик выборки 13; блок фиксации и управления 14.

В состав блока коррекции входят (см. фиг. 2) первая и вторая схемы сравнения кодов 15 и 16; регистр 17; первая, вторая и третья схемы И 18, 19 и 20; первый и второй триггеры 21 и 22; реверсивный счетчик 23; элемент задержки 24; четвертая и пятая схемы И 25 и 26.

В состав нониусного генератора (см. фиг. 3) входят счетчик 27; первый, второй и третий триггеры 28, 29 и 30; первая, вторая, третья и четвертая схемы И 31, 32, 33 и 34; первый и второй элементы управления 35 и 36; формирователь 37; схема ИЛИ 38; элемент задержки 39; фазовый детектор 40.

В состав ключа (см. фиг. 4) входят триггер 41; схема сложения по модулю два 42; схема И 43.

Выход опорного генератора 1 (см. фиг. 1) соединен с вторыми входами первого и второго нониусных генераторов 2 и 3, первые входы которых являются входами измерителя, а первые выходы которых подключены к входам нониусных счетчиков 4 и 5, выходы которых подключены к первым входам первого и второго блоков коррекции 6 и 7, выходы которых соединены с входами первого и второго цифроаналоговых преобразователей 8 и 9, выходы которых подключены к четвертым входам первого и второго нониусных генераторов 2 и 3, информационный вход ключа 10 подключен к выходу опорного генератора 1, а его выход соединен с входом основного счетчика 11, входы схемы И 12, а также первый и второй управляющие входы ключа 10 подключены к вторым выходам первого и второго нониусных генераторов 2 и 3, выход схемы И 12 соединен с третьими входами первого и второго нониусных генераторов 2 и 3, а также с входом счетчика выборки 13, информационные входы блока фиксации и управления 14 подключены к выходу основного счетчика 11, к выходам первого и второго нониусных счетчиков 5 и 6, а также к второму выходу ключа 10, вторые входы первого и второго блоков коррекции 6 и 7 подключены к выходу схемы И 12, третьи входы первого и второго блоков коррекции 6 и 7, а также пятые входы первого и второго нониусных генераторов 2 и 3 подключены к выходам блока фиксации и управления 14, а четвертые входы первого и второго блоков коррекции 6 и 7 объединены и подключены к выходам переноса счетчика выборки 13.

В каждом из блоков коррекции первые входы первой и второй схем сравнения кодов 15 и 16, а также вход регистра 17 объединены и соединены с первым входом блока коррекции, первые входы первой и второй схем И 18 и 19 подключены к выходам первой 15 и второй 16 схем сравнения кодов соответственно, вторые входы первой и второй схем И 18 и 19 соединены с вторым входом блока коррекции, вторые входы первой и второй схем сравнения кодов 15 и 16 подключены к выходам регистра, вход записи которого подсоединен к выходу третьей схемы И 20, прямой вход которой подключен к выходу второй схемы И 19, входы установки первого 21 и второго 22 триггеров подключены к выходам первой 18 и второй 19 схем И соответственно, вход сложения реверсивного счетчика 23 подключен к выходу четвертой схемы И 25, первый и второй входы которой соединены с инверсными выходами первого 21 и второго 22 триггеров, входы сброса которых объединены и подключены к выходу элемента задержки 24, вход вычитания реверсивного счетчика 23 подключен к выходу пятой схемы И 26, первый вход которой подключен к выходу второго триггера 22, третий вход четвертой схемы И 25, второй вход пятой схемы И 26 и инверсный вход третьей схемы И 20 объединены и соединены с третьим входом блока коррекции, четвертый вход четвертой схемы И 25, третий вход пятой схемы И 26 и вход элемента задержки 24 объединены и соединены с четвертым входом блока коррекции.

Измеритель работает двух режимах: режиме настройки и режиме измерения. В режиме настройки на выходе блока фиксации и управления 14 вырабатывается уровень логического нуля. В этом режиме временные интервалы поступают с малой интенсивностью так, чтобы система фазовой автоподстройки частоты в первом и втором нониусных генераторах 2 и 3 успевала регулировать частоту нониусных сигналов с требуемой точностью. Импульс, отмечающий начальную границу измеряемого временного интервала запускает первый нониусный генератор, на первом выходе которого вырабатываются нониусные импульсы от момента запуска до момента совпадения основного и нониусного сигналов. Эти импульсы подсчитываются на первом нониусном счетчике 4. В момент совпадения фаз (передних фронтов) на втором выходе нониусного генератора вырабатывается сигнал логической единицы. Аналогично работает и второй нониусный генератор 3, который запускается конечной границей временного интервала. В результате на выходах первого и второго нониусного счетчиков 4 и 5 будут зафиксированы коды N₁ и N₂ соответственно.

В режиме настройки в первом и втором блоках коррекции 2 и 3 определяются и запоминаются максимальные коды с выходов первого и второго нониусных счетчиков соответственно, коды временных интервалов при этом могут не вычисляться. После окончания настройки в первом блоке коррекции будет зафиксирован максимальный код N_1max, наибольший из всех кодов N₁, которые получались на выходе первого счетчика 4, а во втором блоке коррекции - N_2max, максимальный код с выхода второго счетчика 5.

В режиме измерения на выходе блока фиксации и управления 14 вырабатывается уровень логической единицы, при этом нониусные генераторы работают так же, как и в режиме настройки. Между моментами совпадения основного и нониусного сигналов в первом и втором нониусных генераторах 2 и 3 на первый выход ключа 10 проходят импульсы, поступающие на информационный вход ключа с выхода опорного генератора 1. Эти импульсы подсчитываются на основном счетчике 11. В результате одного преобразования на выходе основного счетчика 11 будет зафиксирован код N₀, равный количеству импульсов опорного генератора, выработанных между моментами окончания преобразования в первом и втором нониусных генераторах 2 и 3, при этом, если второй генератор окончит работу раньше, то код N₀ считается отрицательным. Знак N₀ фиксируется на втором выходе ключа.

Код L вычисляется в блоке фиксации и управления по кодам N₀, N₁, и N₂, которые передаются в блок фиксации и управления с выходов основного 11, первого 4 и второго 5 нониусных счетчиков соответственно. Вычисление L производится по формуле
L = К•N₀ + (К + 1)•(N₁ - N₂),
где K - целое число, задающее отношение частот основного f_о и нониусного f_н сигналов по формуле
f_о/f_н = (K+1)/K. (1)
Система ФАПЧ в нониусных генераторах 2 и 3 в режиме измерения отключается. Регулировка частоты производится по кодам N₁ и N₂, фиксируемым в первом и втором нониусных счетчиках 4 и 5. Коэффициент пересчета счетчика выборки 13 равен M. Значение M задает период коррекции частот нониусных сигналов в первом и втором нониусных генераторах 2 и 3. В общем случае величина M должна быть меньше, чем количество измеряемых интервалов в режиме измерения, но больше K, чтобы обеспечить надежную оценку вероятности появления кодов. Например, если количество измеряемых интервалов превышает 10⁴, а K=32, то можно установить M=512.

Если в результате M измерений в первый блок коррекции поступил код N₁ больший, чем максимальное значение N_1max, зафиксированный при настройке, то код на выходе первого блока коррекции 6 уменьшается на единицу и соответственно уменьшается напряжение на выходе первого цифроаналогового преобразователя 8, что приводит к уменьшению частоты нониусного сигнала в первом нониусном генераторе 2. Если в результате M измерений в первом блоке коррекции 6 не был зафиксирован код N_1max, то код на выходе первого блока коррекции 6 увеличивается на единицу и соответственно увеличивается напряжение на выходе первого цифроаналогового преобразователя 8. В остальных случаях код на выходе первого блока коррекции 6 остается неизменным. Аналогично производится коррекция и во втором нониусном генераторе 3.

В момент, когда заканчивается преобразование очередного временного интервала в обоих нониусных генераторах 2 и 3, на выходе схемы И 12 вырабатывается уровень логической единицы, которая поступает на третьи входы нониусных генераторов 2 и 3, после чего обнуляются сигналы на их вторых входах, что приводит к обнулению сигнала на выходе схемы И 12. По спаду сигнала на выходе схемы И 12 содержимое счетчика выборки 13 увеличивается на единицу. Когда содержимое счетчика 13 выборки достигает M, то на выходе переноса вырабатывается уровень логической единицы, который разрешает изменение кода на выходах первого и второго блоков коррекции 6 и 7.

Блок коррекции (см. фиг. 2) работает следующим образом. В режиме настройки на третий вход блока коррекции поступает уровень логического нуля, на входы реверсивного счетчика 23 импульсы не поступают, состояние его устанавливается равным половине максимального значения и в режиме настройки не изменяется. Перед началом настройки в регистр 17 заносится ноль.

При поступлении очередного кода N_i в блок коррекции во второй схеме сравнения кодов 16 происходит сравнение поступившего кода с кодом N_imax, хранящимся на регистре 17. Если поступивший код N_i больше N_imax, то на выходе второй схемы сравнения кодов 16 вырабатывается уровень логической единицы, который разрешает прохождение импульса со второго входа блока коррекции через вторую 19 и третью 20 схемы И на вход записи регистра 17, в результате чего код N_i, записывается в регистр 17. Если поступивший код не превышает N_imax, то на выходе второй схемы сравнения кодов 19 вырабатывается уровень логического нуля, и записи в регистр 17 не производится.

В режиме измерения на третий вход блока коррекции поступает уровень логической единицы и прохождение импульсов через третью схему И 20 на вход записи регистра блокируется.

Если поступивший во время измерения код N_i равен записанному в регистре коду N_imax, то на выходе первой схемы сравнения кодов 15 вырабатывается уровень логической единицы. Если N_i>N_imax, то уровень логической единицы вырабатывается на выходе второй схемы сравнения кодов 16. При поступлении импульса на второй вход блока коррекции происходит установка первого триггера 21, если N_i = N_imax, или второго триггера 22, если N_i>N_imax.

Таким образом, после M измерений первый триггер 21 будет установлен в единицу, если хотя бы один раз поступил код, равный записанному на регистре 17 коду N_imax. Второй триггер 22 будет установлен в единицу, если хотя бы один раз поступил код, который больше записанного на регистре 17 кода N_imax.

При поступлении импульса на четвертый вход блока коррекции, который поступает после M измерений, может изменяться содержимое реверсивного счетчика 23. Если первый 21 и второй 22 триггеры находятся в нулевом состоянии, то есть все поступившие коды были меньше N_imax, то на выходе четвертой схемы И 25 вырабатывается импульс, который вызывает увеличение содержимого реверсивного счетчика 23. Если в блок коррекции поступил хотя бы один код больше, чем N_imax, то единичный уровень на выходе второго триггера 22 разрешит выработку импульса на выходе пятой схемы И 26, который вызывает уменьшение содержимого реверсивного счетчика 23.

Нониусный генератор (см. фиг. 3) работает следующим образом. Нониусный сигнал с частотой f_н вырабатывается подстраиваемым генератором, реализованным на элементе ИЛИ 38 и элементе задержки 39. Частота этого сигнала задается величиной задержки сигнала в элементе 39, регулировка частоты в небольших пределах производится изменением напряжения на входах первого 35 и второго 36 элементов управления, каждый из которых содержит резистор, варикап и конденсатор.

Стабилизация частоты нониусного сигнала между измерениями осуществляется следующим образом. На пятый вход нониусного генератора поступает сигнал логического нуля, второй триггер 29 находится в нулевом состоянии, поэтому сигналы с выходов счетчика 27 и первого триггера 28 проходят через первый 31 и второй 32 элементы И на входы фазового детектора 40. При отсутствии сигналов запуска на первом входе нониусного генератора импульсы на выходе формирователя 37 отсутствуют, и фаза нониусного сигнала на выходе элемента ИЛИ 38 не изменяется. Первый триггер 28, реализованный на D-триггере с динамическим запуском, используется в качестве смесителя. На выходе первого триггера 28 вырабатывается сигнал разностной частоты f_р = f_о - f_н, причем в момент совпадения передних фронтов сигналов на входах смесителя сигнал на его выходе переходит из нулевого состояния в единичное. На выходе счетчика 27 вырабатывается сигнал с частотой f_д = f_н/K. На фазовом детекторе 40 происходит сравнение передних фронтов сигналов, поступающих на его входы. Если эти фронты не совпадают, то на выходе фазового детектора 40 вырабатывается сигнал, который так изменяет частоту сигнала на выходе элемента ИЛИ 38, чтобы устранить расхождение передних фронтов. Таким образом, система ФАПЧ поддерживает равенство частот f_д = f_р. Это обеспечивает величину f_н в соответствии с формулой (1).

При поступлении сигнала запуска на первый вход нониусного генератора на выходе формирователя 37 вырабатывается импульс, который устанавливает новую фазу колебаний сигнала на выходе элемента ИЛИ 38. Одновременно этим же импульсом устанавливается в единичное состояние первый 28 и второй 29 триггеры, после чего отключается система ФАПЧ, а также разрешается прохождение импульсов с прямого выхода элемента ИЛИ 38 через инверсный вход третьей схемы И 33 на первый выход нониусного генератора. В момент совпадения фаз (передних фронтов) опорного сигнала, который поступает на второй вход нониусного генератора, и нониусного сигнала на выходе элемента ИЛИ 38 первый триггер 28 переключается в единичное состояние, что вызывает сброс второго триггера 29. В этот момент третий триггер 30 переключается в единичное состояние, что свидетельствует об окончании преобразования. Одновременно прекращается прохождение нониусных импульсов через третью схему И 33 на первый выход нониусного генератора.

В момент запуска нониусного генератора на входах D и S второго триггера 29 могут подаваться сигналы, переключающие триггер в противоположные состояния. При действии таких сигналов, несмотря на то, что вход S имеет приоритет, на выходе второго триггера 29 может наблюдаться кратковременный импульс. Этот импульс блокируется в четвертой схеме И 34 импульсом запуска с выхода формирователя 37, в результате чего предотвращается ложное срабатывание третьего триггера 30 в момент запуска.

Работа схемы ФАПЧ на время одиночного преобразования в режиме настройки блокируется нулевым уровнем сигнала с инверсного выхода второго триггера 29, поступающего на входы первой 31 и второй 32 схем И, вследствие чего частота сигнала на выходе подстраиваемого генератора 24 во время измерения не изменяется. На время массовых измерений работа схемы ФАПЧ блокируется единичным уровнем сигнала, поступающего на пятый вход нониусного генератора. В этом режиме частота нониусного сигнала регулируется уровнем напряжения, поступающего на четвертый вход нониусного генератора.

При поступлении сигнала сброса на третий вход нониусного генератора третий триггер 30 сбрасывается в нулевое состояние, после чего нониусный генератор готов к следующему запуску.

Ключ 10 (см. фиг. 1) обеспечивает выработку на своем первом выходе импульсов с частотой f_о между моментами окончания преобразования в нониусных генераторах и на втором выходе - сигнала знака кода N₀. Знак кода N₀ фиксируется на D-триггере 41 (см. фиг. 4). Отрезок времени между моментами окончания преобразования в нониусных генераторах выделяется на схеме сложения по модулю два 42. В том случае, когда преобразование закончилось в одном из нониусных генераторов 2 или 3, а в другом нониусном генераторе преобразование продолжается, на выходе схемы сложения по модулю два 42 вырабатывается единичный уровень, который разрешает прохождение импульсов, поступающих на информационный вход ключа, через схему И 43.

Таким образом, в заявляемом устройстве по сравнению с известными повышается точность измерения временных интервалов, поступающих с высокой интенсивностью, за счет регулирования частоты во время измерения при длительной непрерывной работе.

Источники информации
1. Гитис Э. И. , Пискулов Э.И. Аналого-цифровые преобразователи. -М.: Энергоатомиздат, 1981, с. 148.

2. "Электроника", 1977, N 23, с. 25-34.

Измеритель предназначен для измерения с высокими точностью и быстродействием временных интервалов между импульсами при длительной непрерывной работе и может использоваться для контроля устройств вычислительной техники и устройств передачи данных. Измеритель содержит опорный генератор, два нониусных генератора с фазовой автоподстройкой частоты (ФАПЧ), основной счетчик и два нониусных счетчика, два блока коррекции, цифроаналоговые преобразователи, ключ, счетчик выборки, а также блок фиксации и управления. За счет регулировки частоты нониусных генераторов в процессе измерения достигается повышение точности при длительном измерении интервалов, поступающих в большом количестве с высокой интенсивностью. 1 з.п.ф-лы, 4 ил.

1. Нониусный измеритель временных интервалов, содержащий первый и второй нониусные генераторы, первые входы которых являются входами измерителя, опорный генератор, выход которого соединен с вторыми входами первого и второго нониусных генераторов, ключ, информационный вход которого подключен к выходу опорного генератора, первый и второй нониусные счетчики, входы которых подключены к первым выходам первого и второго нониусных генераторов соответственно, схема И, входы которой подключены к вторым выходам первого и второго нониусных генераторов, а выход которой соединен с третьими входами первого и второго нониусных генераторов, основной счетчик, вход которого подсоединен к первому выходу ключа, первый и второй управляющие входы которого подключены к вторым выходам первого и второго нониусных генераторов соответственно, блок фиксации и управления, информационные входы которого подключены к выходу основного счетчика, к выходам первого и второго нониусных счетчиков, а также к второму выходу ключа, отличающийся тем, что в него введены первый и второй блоки коррекции, первый и второй цифроаналоговые преобразователи, счетчик выборки, причем четвертые входы первого и второго иониусных генераторов подключены к выходам первого и второго цифроаналоговых преобразователей соответственно, входы которых подключены к выходам первого и второго блоков коррекции, первые входы которых подключены к выходам первого и второго нониусных счетчиков соответственно, вторые входы первого и второго блоков коррекции подключены к выходу схемы И, третьи входы первого и второго блоков коррекции, а также пятые входы первого и второго нониусных генераторов подключены к выходу блока фиксации и управления, а четвертые входы первого и второго блоков коррекции объединены и подключены к выходам переноса счетчика выборки, вход которого подключен к выходу схемы И. 2. Измеритель по п.1, отличающийся тем, что блок коррекции содержит первую и вторую схемы сравнения кодов, схемы И с первой по пятую, первый и второй тригеры, регистр, реверсивный счетчик, элемент задержки, причем входы регистра, первые входы первой и второй схем сравнения кодов объединены и соединены с первым входом блока коррекции, первые входы первой и второй схем И подключены к выходам первой и второй схем сравнения кодов соответственно, вторые входы которых подключены к выходам регистра, вход записи которого подсоединен к выходу третьей схемы И, прямой вход которой подключен к выходу второй схемы И, входы установки первого и второго триггеров подключены к выходам первой и второй схем И соответственно, вторые входы которых объединены и соединены с вторым входом блока коррекции, вход сложения реверсивного счетчика подключен к выходу четвертой схемы И, первый и второй входы которой соединены с инверсными выходами первого и второго триггеров, входы сброса которых объединены и подключены к выходу элемента задержки, вход вычитания реверсивного счетчика подключен к выходу пятой схемы И, первый вход которой подключен к выходу второго триггера, третий вход четвертой схемы И, второй вход пятой схемы И и инверсный вход третьей схемы И объединены и соединены с третьим входом блока коррекции, четвертый вход четвертой схемы И, третий вход пятой схемы И и вход элемента задержки объединены и соединены с четвертым входом блока коррекции.