УСТРОЙСТВО ДИФФЕРЕНЦИРОВАНИЯ Российский патент 2000 года по МПК G06F7/64 

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем, включающих операции дифференцирования.

Известные устройства (АС СССР N 123315S, G 06 F 7/70 от 23.05.86, АС СССР N 1187182, G 06 F 7/18 от 23.10.85) позволяют осуществлять дифференцирование, но обладают низкой точностью вследствие неполного учета информации о гладкости дифференцируемого процесса.

Наиболее близким к заявляемому устройству по своей технической сущности является устройство дифференцирования, входящее в состав устройства оценивания несущей частоты (Патент RU 2100812, опубликованный 27.12.97, Бюл. N 12, п. 13 формулы изобретения, фиг. 16, с. 89).

Устройство-прототип содержит формирователь коэффициентов первой производной g_n ¹, первая группа входов которого является первой группой входов блока дифференцирования, блок формирования кубического B-сплайна и блок формирования локального кубического сплайна, первая группа входов которого соединена с выходами формирователя коэффициентов, шестой вход объединен со вторым входом формирователя коэффициентов и является вторым входом блока дифференцирования, выходы являются выходами блока дифференцирования, а вторая, третья, четвертая и пятая группы входов соединены соответственно с четвертой, третьей, второй и первой группами выходов блока формирования кубического B-сплайна, входы которого являются третьей группой входов блока дифференцирования.

Известное техническое решение обладает недостаточной точностью дифференцирования функции, которая характеризуется погрешностью, равной [1, с. 24],
μ₁= const₁•h⁴•f(5)max

Причем, эта точность обеспечивается для функций, имеющих непрерывную шестую производную (f(x) ∈ C^б). При дифференцировании функций, имеющих непрерывную восьмую производную (f(x) ∈ C⁸), в данном устройстве не полностью учитывается информация о гладкости функций, вследствие чего прототип не обеспечивает необходимой точности.

Целью изобретения является разработка устройства, обеспечивающего более высокую точность дифференцирования функций, имеющих непрерывную восьмую производную (f(x) ∈ C⁸).

Поставленная цель достигается тем, что в известное устройство дифференцирования, содержащее формирователь коэффициентов первой производной g_n ¹ (n= 1, 2,... - номер коэффициента), блок формирования локального сплайна и блок формирования B-сплайна, причем первая группа входов формирователя коэффициентов первой производной g_n ¹ является первой входной информационной шиной устройства дифференцирования, второй вход формирователя коэффициентов первой производной g_n ¹ объединен со вторым входом блока формирования локального сплайна и одновременно является входной тактовой шиной устройства дифференцирования, а выходы соединены с первой группой входов блока формирования локального сплайна, выходы которого являются выходной шиной устройства дифференцирования, а третья, четвертая, пятая и шестая группы входов соединены соответственно с первой, второй, третьей и четвертой группами выходов блока формирования B-сплайна, первая группа входов которого является второй входной информационной шиной устройства дифференцирования, дополнительно блок формирования локального сплайна снабжен седьмой и восьмой группами входов. Седьмая и восьмая группы входов блока формирования локального сплайна соответственно соединены с пятой и шестой группами выходов блока формирования B-сплайна. Второй вход блока формирования B-сплайна объединен со вторым входом блока формирования локального сплайна.

Формирователь коэффициентов первой производной g_n ¹ выполнен содержащим первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый и двенадцатый умножители, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый и двенадцатый элементы начальной установки, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый элементы задержки и первый, второй и третий сумматоры. Первые группы входов первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого и одиннадцатого умножителей, информационные входы пятого и девятого элементов задержки и первая группа информационных входов первого сумматора объединены с первой группой входов формирователя коэффициентов первой производной g_n ¹. Вторая группа входов первого умножителя соединена с выходами первого элемента начальной установки. Выходы первого умножителя соединены со второй группой информационных входов первого сумматора. Третья группа информационных входов первого сумматора соединена с выходами первого элемента задержки. Информационные входы первого элемента задержки соединены с выходами второго умножителя. Вторая группа входов второго умножителя соединена с выходами второго элемента начальной установки. Вторая группа входов третьего умножителя соединена с выходами третьего элемента начальной установки, а выходы соединены с информационными входами второго элемента задержки. Выходы второго элемента задержки соединены с четвертой группой информационных входов первого сумматора. Пятая группа информационных входов первого сумматора соединена с выходами третьего элемента задержки. Информационные входы третьего элемента задержки соединены с выходами четвертого умножителя. Вторая группа входов четвертого умножителя соединена с выходами четвертого элемента начальной установки. Вторая группа информационных входов пятого умножителя соединена с выходами пятого блока начальной установки. Выходы пятого умножителя соединены с информационными входами четвертого элемента задержки. Выходы четвертого элемента задержки соединены с шестой группой информационных входов первого сумматора. Выходы первого сумматора соединены со второй группой входов девятого умножителя. Первая группа входов девятого умножителя соединена с выходами девятого элемента начальной установки. Выходы девятого умножителя соединены с первой группой информационных входов третьего сумматора. Третья группа информационных входов третьего сумматора соединена с выходами девятого элемента задержки. Четвертая группа информационных входов третьего сумматора соединена с выходами одиннадцатого элемента задержки. Информационные входы одиннадцатого элемента задержки соединены с выходами одиннадцатого умножителя. Вторая группа входов одиннадцатого умножителя соединена с выходами одиннадцатого элемента начальной установки. Вторая группа информационных входов третьего сумматора соединена с выходами десятого элемента задержки. Информационные входы десятого элемента задержки соединены с выходами десятого умножителя. Вторая группа входов десятого умножителя соединена с выходами десятого элемента начальной установки. Первая группа входов десятого умножителя соединена с выходами второго сумматора. Первая группа информационных входов второго сумматора соединена с выходами пятого элемента задержки. Вторая группа информационных входов второго сумматора соединена с выходами шестого элемента задержки. Информационные входы шестого элемента задержки соединены с выходами шестого умножителя. Вторая группа входов шестого умножителя соединена с выходами шестого элемента начальной установки. Вторая группа входов седьмого умножителя соединена с выходами седьмого элемента начальной установки. Выходы седьмого умножителя соединены с информационными входами седьмого элемента задержки. Выходы седьмого элемента задержки соединены с третьей группой информационных входов второго сумматора. Четвертая группа информационных входов второго сумматора соединена с выходами восьмого элемента задержки. Информационные входы восьмого элемента задержки соединены с выходами восьмого умножителя. Вторая группа информационных входов восьмого умножителя соединена с выходами восьмого элемента начальной установки. Входы управления первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого, десятого и одиннадцатого элементов задержки, первого, второго и третьего сумматоров объединены и соединены со вторым входом формирователя коэффициентов первой производной g_n ¹. Выходы третьего сумматора соединены со второй группой входов двенадцатого умножителя. Первая группа входов двенадцатого умножителя соединена с выходами двенадцатого элемента начальной установки. Выходы двенадцатого умножителя являются выходами формирователя коэффициентов первой производной g_n ¹.

Блок формирования B-сплайна выполнен содержащим первый, второй, третий и четвертый элементы начальной установки, первый, второй, третий, четвертый, пятый, шестой и седьмой умножители, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой сумматоры, первый, второй, третий, четвертый, пятый и шестой элементы возведения в пятую степень, преобразователь в дополнительный код, первый, второй, третий, четвертый, пятый и шестой элементы задержки. Первая группа входов первого умножителя соединена с первой группой входов блока формирования B-сплайна. Вторая группа входов первого умножителя соединена с выходами четвертого элемента начальной установки. Выходы первого умножителя соединены со входами преобразователя в дополнительный код, первой группой информационных входов первого сумматора и входами первого элемента возведения в пятую степень. Выходы первого элемента возведения в пятую степень соединены с первыми группами входов второго и третьего умножителей и информационными входами третьего элемента задержки. Выходы третьего элемента задержки соединены с первой группой выходов блока формирования B-сплайна. Вторая группа выходов блока формирования B-сплайна соединена с выходами четвертого элемента задержки. Информационные входы четвертого элемента задержки соединены с выходами пятого сумматора. Вторая группа информационных входов пятого сумматора соединена с выходами второго элемента возведения в пятую степень и первой группой входов четвертого умножителя. Первая группа информационных входов пятого сумматора соединена с выходами третьего умножителя. Вторая группа входов третьего умножителя соединена с выходами второго элемента начальной установки и вторыми группами входов четвертого, пятого и шестого умножителей. Выходы шестого умножителя соединены со второй группой информационных входов восьмого сумматора. Первая группа входов шестого умножителя соединена с выходами четвертого элемента возведения в пятую степень, первой группой входов седьмого умножителя и информационными входами шестого элемента задержки. Выходы шестого элемента задержки соединены с шестой группой выходов блока формирования B-сплайна. Пятая группа выходов блока формирования B-сплайна соединена с выходами пятого элемента задержки. Информационные входы пятого элемента задержки соединены с выходами восьмого сумматора. Первая группа информационных входов восьмого сумматора соединена с выходами третьего элемента возведения в пятую степень и первой группой входов пятого умножителя. Выходы пятого умножителя соединены со второй группой информационных входов седьмого сумматора. Третья группа информационных входов седьмого сумматора соединена с выходами второго элемента задержки. Информационные входы второго элемента задержки соединены с выходами седьмого умножителя. Вторая группа входов седьмого умножителя соединена с выходами первого элемента начальной установки и второй группой входов второго умножителя. Выходы второго умножителя соединены с информационными входами первого элемента задержки. Выходы первого элемента задержки соединены с первой группой информационных входов шестого сумматора. Вторая группа информационных входов шестого сумматора соединена с выходами четвертого умножителя. Третья группа информационных входов шестого сумматора соединена с выходами пятого элемента возведения в пятую степень. Выходы шестого сумматора соединены с третьей группой выходов блока формирования B-сплайна. Четвертая группа выходов блока формирования B-сплайна соединена с выходами седьмого сумматора. Первая группа информационных входов седьмого сумматора соединена с выходами шестого элемента возведения в пятую степень. Входы шестого элемента возведения в пятую степень соединены с выходами четвертого сумматора. Вторая группа информационных входов четвертого сумматора соединена с выходами третьего элемента начальной установки, вторыми группами информационных входов первого, второго и третьего сумматоров. Первая группа информационных входов четвертого сумматора соединена со входами третьего элемента возведения в пятую степень и выходами второго сумматора. Первая группа информационных входов второго сумматора соединена с выходами преобразователя в дополнительный код и входами четвертого элемента, возведения в пятую степень. Управляющий вход второго сумматора соединен с управляющими входами третьего, четвертого, пятого, шестого, седьмого и восьмого сумматоров, управляющими входами первого, второго, третьего, четвертого, пятого и шестого элементов задержки, вторым входом блока формирования B-сплайна и управляющим входом первого сумматора. Выходы первого сумматора соединены со входами второго элемента возведения в пятую степень и первой группой информационных входов третьего сумматора. Выходы третьего сумматора соединены со входами пятого элемента возведения в пятую степень.

Блок формирования локального сплайна выполнен содержащим первый, второй, третий, четвертый, пятый и шестой умножители, первый, второй, третий, четвертый и пятый элементы задержки, сумматор и регистр. Вторые группы входов первого, второго, третьего, четвертого, пятого и шестого умножителей объединены и соединены с первой группой входов блока формирования локального сплайна. Первая группа входов первого умножителя соединена с восьмой группой входов блока формирования локального сплайна. Выходы первого умножителя соединены с первой группой информационных входов сумматора. Вторая группа информационных входов сумматора соединена с выходами первого элемента задержки. Информационные входы первого элемента задержки соединены с выходами второго умножителя. Первая группа входов второго умножителя соединена с седьмой группой входов блока формирования локального сплайна. Шестая группа входов блока формирования локального сплайна соединена с первой группой входов третьего умножителя. Выходы третьего умножителя соединены с информационными входами второго элемента задержки. Выходы второго элемента задержки соединены с третьей группой информационных входов сумматора. Четвертая группа информационных входов сумматора соединена с выходами третьего элемента задержки. Информационные входы третьего элемента задержки соединены с выходами четвертого умножителя. Первая группа входов четвертого умножителя соединена с пятой группой входов блока формирования локального сплайна. Четвертая группа входов блока формирования локального сплайна соединена с первой группой входов пятого умножителя. Выходы пятого умножителя соединены с информационными входами четвертого элемента задержки. Выходы четвертого элемента задержки соединены с пятой группой информационных входов сумматора. Шестая группа информационных входов сумматора соединена с выходами пятого элемента задержки. Информационные входы пятого элемента задержки соединены с выходами шестого умножителя. Первая группа входов шестого умножителя соединена с третьей группой входов блока формирования локального сплайна. Второй вход блока формирования локального сплайна соединен с управляющими входами первого, второго, третьего, четвертого и пятого элементов задержки, сумматора и регистра. Информационные входы регистра соединены с выходами сумматора. Выходы регистра соединены с выходами блока формирования локального сплайна.

Перечисленная новая совокупность существенных признаков заявленного устройства обеспечивает более высокую точность дифференцирования функций, имеющих непрерывную восьмую производную (f(X) ∈ C⁸). Это достигается тем, что в работе устройства учитывается априорная информация о степени гладкости функции.

Так, из [1, 2] известно, что для дифференцирования функции сплайнами минимального шаблона пятой степени можно получить расчетные выражения. В качестве реализации устройства однократного дифференцирования в соответствии со способом оценивания несущей частоты и устройством для его осуществления (патент RU 2100812 C1, опубликованный 27.12.97, Бюл. N36, с. 29-32, выражения (15-24)) и статьей, изложенной в [2], рассмотрим сплайн пятой степени. Для него m=6, поэтому r=4 (наибольшее четное число, меньшее, чем m). Поэтому для вычисления первой производной (s=1) на основе приведенных источников можно получить следующее выражение:

где g_n=[z_n+1-z_n-7(z_n+2 - 3z_n+1+3z_n-z_n-1)/24+133(z_n+3 - 5z_n+2+10z_n+1-10z_n+5z_n-1 - z_n-2)/1920]/h; (3)
z_n - n-й отсчет функции f(x);
τ = m•τ_o;
m = 1, 2,..., M;
M - количество точек дифференцирования;
τ_o∈ [-0,5, 0,5].
Реализация (2) в виде устройства позволяет вычислять производные функций f(x) ∈ C⁸ с точностью, определяемой погрешностью [1, с. 25]
μ₂= const₂•h⁶•f(7)max

Точность же устройства-прототипа не лучше приведенной в выражении (1). Поэтому, например, для функций f ∈ C⁸ при h = 0.1 и в случае const₁•f_max ⁽⁵⁾≈ const₂•f_max ⁽⁷⁾ выигрыш μ₁/μ₂ может достигать значения, равного одной сотне.

На фиг. 1 приведена структурная схема заявленного устройства;
на фиг. 2 представлена структурная схема формирователя коэффициентов первой производной g_n ¹;
на фиг. 3 представлена структурная схема блока формирования параметров B-сплайна;
на фиг. 4 приведена структурная схема блока формирования локального сплайна;
на фиг. 5 показан один из возможных вариантов реализации элемента задержки;
на фиг. 6 показан вариант реализации элемента начальной установки;
на фиг. 7 приведен вариант реализации элемента возведения в пятую степень.

Устройство дифференцирования, показанное на фиг. 1, состоит из формирователя коэффициентов первой производной g_n ¹ 1 (n = 1, 2,... - номер коэффициента), блока формирования локального сплайна 2 и блока формирования B-сплайна 3. Первая группа входов формирователя коэффициентов первой производной g_n ¹ 1 является первой входной информационной шиной устройства дифференцирования. Второй вход формирователя коэффициентов первой производной g_n ¹ 1 объединен со вторым входом блока формирования локального сплайна 2 и одновременно является входной тактовой шиной устройства дифференцирования. Выходы формирователя коэффициентов первой производной g_n ¹ 1 соединены с первой группой входов блока формирования локального сплайна 2. Выходы блока формирования локального сплайна 2 являются выходной шиной устройства дифференцирования. Третья, четвертая, пятая и шестая группы входов блока формирования локального сплайна 2 соединены соответственно с первой, второй, третьей и четвертой группами выходов блока формирования B-сплайна 3. Первая группа входов блока формирования B-сплайна 3 является второй входной информационной шиной устройства дифференцирования. Блок формирования локального сплайна 2 снабжен седьмой и восьмой группами входов. Седьмая и восьмая группы входов блока формирования локального сплайна 2 соответственно соединены с пятой и шестой группами выходов блока формирования B-сплайна 3. Второй вход блока формирования B-сплайна 3 объединен со вторым входом блока формирования локального сплайна 2.

Формирователь коэффициентов первой производной g_n ¹ 1, показанный на фиг. 2, состоит ив первого 11, второго 13, третьего 16, четвертого 19, пятого 112, шестого 116, седьмого 119, восьмого 122, девятого 128, десятого 130, одиннадцатого 133 и двенадцатого 138 умножителей, первого 12, второго 15, третьего 18, четвертого 111, пятого 114, шестого 118, седьмого 121, восьмого 124, девятого 127, десятого 129, одиннадцатого 135 и двенадцатого 137 элементов начальной установки, первого 14, второго 17, третьего 110, четвертого 113, пятого 115, шестого 117, седьмого 120, восьмого 123, девятого 132, десятого 131 и одиннадцатого 134 элементов задержки, первого 125, второго 126 и третьего 136 сумматоров. Первые группы входов первого 11, второго 13, третьего 16, четвертого 19, пятого 112, шестого 116, седьмого 119, восьмого 122 и одиннадцатого 133 умножителей, информационные входы пятого 115 и девятого 132 элементов задержки и первая группа информационных входов первого сумматора 125 объединены с первой группой входов формирователя коэффициентов первой производной g_n ¹ 1. Вторая группа входов первого умножителя 11 соединена с выходами первого элемента начальной установки 12. Выходы первого умножителя 11 соединены со второй группой информационных входов первого сумматора 125. Третья группа информационных входов первого сумматора 125 соединена с выходами первого элемента задержки 14. Информационные входы первого элемента задержки 14 соединены с выходами второго умножителя 13. Вторая группа входов второго умножителя 13 соединена с выходами второго элемента начальной установки 15. Вторая группа входов третьего умножителя 16 соединена с выходами третьего элемента начальной установки 18, а выходы соединены с информационными входами второго элемента задержки 17. Выходы второго элемента задержки 17 соединены с четвертой группой информационных входов первого сумматора 125. Пятая группа информационных входов первого сумматора 125 соединена с выходами третьего элемента задержки 110. Информационные входы третьего элемента задержки 110 соединены с выходами четвертого умножителя 19. Вторая группа входов четвертого умножителя 19 соединена с выходами четвертого элемента начальной установки 111. Вторая группа информационных входов пятого умножителя 112 соединена с выходами пятого элемента начальной установки 114. Выходы пятого умножителя 112 соединены с информационными входами четвертого элемента задержки 113. Выходы четвертого элемента задержки 113 соединены с шестой группой информационных входов первого сумматора 125. Выходы первого сумматора 125 соединены со второй группой входов девятого умножителя 128. Первая группа входов девятого умножителя 128 соединена с выходами девятого элемента начальной установки 127. Выходы девятого умножителя 128 соединены с первой группой информационных входов третьего сумматора 136. Третья группа информационных входов третьего сумматора 136 соединена с выходами девятого элемента задержки 132. Четвертая группа информационных входов третьего сумматора 136 соединена с выходами одиннадцатого элемента задержки 134. Информационные входы одиннадцатого элемента задержки 134 соединены с выходами одиннадцатого умножителя 133. Вторая группа входов одиннадцатого умножителя 133 соединена с выходами одиннадцатого элемента начальной установки 135. Вторая группа информационных входов третьего сумматора 136 соединена с выходами десятого элемента задержки 131. Информационные входы десятого элемента задержки 131 соединены с выходами десятого умножителя 130. Вторая группа входов десятого умножителя 130 соединена с выходами десятого элемента начальной установки 129. Первая группа входов десятого умножителя 130 соединена с выходами второго сумматора 126. Первая группа информационных входов второго сумматора 126 соединена с выходами пятого элемента задержки 115. Вторая группа информационных входов второго сумматора 126 соединена с выходами шестого элемента задержки 117. Информационные входы шестого элемента задержки 117 соединены с выходами шестого умножителя 116. Вторая группа входов шестого умножителя 116 соединена с выходами шестого элемента начальной установки 118. Вторая группа входов седьмого умножителя 119 соединена с выходами седьмого элемента начальной установки 121. Выходы седьмого умножителя 119 соединены с информационными входами седьмого элемента задержки 120. Выходы седьмого элемента задержки 120 соединены с третьей группой информационных входов второго сумматора 126. Четвертая группа информационных входов второго сумматора 126 соединена с выходами восьмого элемента задержки 123. Информационные входы восьмого элемента задержки 123 соединены с выходами восьмого умножителя 122. Вторая группа информационных входов восьмого умножителя 122 соединена с выходами восьмого элемента начальной установки 124. Входы управления первого 14, второго 17, третьего 110, четвертого 113, пятого 115, шестого 117, седьмого 120, восьмого 123, девятого 132, десятого 131 и одиннадцатого 134 элементов задержки и первого 125, второго 126 и третьего 136 сумматоров объединены и соединены со вторым входом формирователя коэффициентов первой производной g_n ¹ 1. Выходы третьего сумматора 136 соединены со второй группой входов двенадцатого умножителя 138. Первая группа входов двенадцатого умножителя 138 соединена с выходами двенадцатого элемента начальной установки 137. Выходы двенадцатого умножителя 138 являются выходами формирователя коэффициентов первой производной g_n ¹ 1.

Блок формирования параметров B-сплайна 3, показанный на фиг. 3, состоит из первого 31, второго 32, третьего 33 и четвертого 35 элементов начальной установки, первого 34, второго 315, третьего 316, четвертого 317, пятого 320, шестого 321 и седьмого 322 умножителей, первого 37, второго 38, третьего 311, четвертого 312, пятого 325, шестого 326, седьмого 327 и восьмого 328 сумматоров, первого 39, второго 310, третьего 313, четвертого 314, пятого 318 и шестого 319 элементов возведения в пятую степень, преобразователя в дополнительный код 36, первого 323, второго 324, третьего 329, четвертого 330, пятого 331 и шестого 332 элементов задержки. Первая группа входов первого умножителя 34 соединена с первой группой входов блока формирования B-сплайна 3. Вторая группа входов первого умножителя 34 соединена с выходами четвертого элемента начальной установки 35. Выходы первого умножителя 34 соединены со входами преобразователя в дополнительный код 36, первой группой информационных входов первого сумматора 37 и входами первого элемента возведения в пятую степень 39. Выходы первого элемента возведения в пятую степень 39 соединены с первыми группами входов второго 315 и третьего 316 умножителей и информационными входами третьего элемента задержки 329. Выходы третьего элемента задержки 329 соединены с первой группой выходов блока формирования B-сплайна 3. Вторая группа выходов блока формирования B-сплайна 3 соединена с выходами четвертого элемента задержки 330. Информационные входы четвертого элемента задержки 330 соединены с выходами пятого сумматора 325. Вторая группа информационных входов пятого сумматора 325 соединена с выходами второго элемента возведения в пятую степень 310 и первой группой входов четвертого умножителя 317. Первая группа информационных входов пятого сумматора 325 соединена с выходами третьего умножителя 316. Вторая группа входов третьего умножителя 316 соединена с выходами второго элемента начальной установки 32 и вторыми группами входов четвертого 317, пятого 320 и шестого 321 умножителей. Выходы шестого умножителя 321 соединены со второй группой информационных входов восьмого сумматора 328. Первая группа входов шестого умножителя 321 соединена с выходами четвертого элемента возведения в пятую степень 314, первой группой входов седьмого умножителя 322 и информационными входами шестого элемента задержки 332. Выходы шестого элемента задержки 332 соединены с шестой группой выходов блока формирования B-сплайна 3. Пятая группа выходов блока формирования B-сплайна 3 соединена с выходами пятого элемента задержки 331. Информационные входы пятого элемента задержки 331 соединены с выходами восьмого сумматора 328. Первая группа информационных входов восьмого сумматора 328 соединена с выходами третьего элемента возведения в пятую степень 313 и первой группой входов пятого умножителя 320. Выходы пятого умножителя 320 соединены со второй группой информационных входов седьмого сумматора 327. Третья группа информационных входов седьмого сумматора 327 соединена с выходами второго элемента задержки 324. Информационные входы второго элемента задержки 324 соединены с выходами седьмого умножителя 322. Вторая группа входов седьмого умножителя 322 соединена с выходами первого элемента начальной установки 31 и второй группой входов второго умножителя 315. Выходы второго умножителя 315 соединены с информационными входами первого элемента задержки 323. Выходы первого элемента задержки 323 соединены с первой группой информационных входов шестого сумматора 326. Вторая группа информационных входов шестого сумматора 326 соединена с выходами четвертого умножителя 317. Третья группа информационных входов шестого сумматора 326 соединена с выходами пятого элемента возведения в пятую степень 318. Выходы шестого сумматора 326 соединены с третьей группой выходов блока формирования B-сплайна 3. Четвертая группа выходов блока формирования B-сплайна 3 соединена с выходами седьмого сумматора 327. Первая группа информационных входов седьмого сумматора 327 соединена с выходами шестого элемента возведения в пятую степень 319. Входы шестого элемента возведения в пятую степень 319 соединены с выходами четвертого сумматора 312. Вторая группа информационных входов четвертого сумматора 312 соединена с выходами третьего элемента начальной установки 33, вторыми группами информационных входов первого 37, второго 38 и третьего 311 сумматоров. Первая группа информационных входов четвертого сумматора 312 соединена со входами третьего элемента возведения в пятую степень 313 и выходами второго сумматора 38. Первая группа информационных входов второго сумматора 38 соединена с выходами преобразователя в дополнительный код 36 и входами четвертого элемента возведения в пятую степень 314. Управляющий вход второго сумматора 36 соединен с управляющими входами третьего, четвертого, пятого, шестого, седьмого 327 и восьмого 328 сумматоров, управляющими входами первого 323, второго 324, третьего 329, четвертого 330, пятого 331 и шестого 332 элементов задержки, вторым входом блока формирования B-сплайна 3 и управляющим входом первого сумматора 37. Выходы первого сумматора 37 соединены со входами второго элемента возведения в пятую степень 310 и первой группой информационных входов третьего сумматора 311. Выходы третьего сумматора 311 соединены со входами пятого элемента возведения в пятую степень 318.

Блок формирования локального сплайна 2, показанный на фиг. 4, состоит из первого 21, второго 22, третьего 23, четвертого 24, пятого 25 и шестого 26 умножителей, первого 27, второго 28, третьего 29, четвертого 210 и пятого 211 элементов задержки, сумматора 212 и регистра 213. Вторые группы входов первого 21, второго 22, третьего 23, четвертого 24, пятого 25 и шестого 26 умножителей объединены и соединены с первой группой входов блока формирования локального сплайна 2. Первая группа входов первого умножителя 21 соединена с восьмой группой входов блока формирования локального сплайна 2. Выходы первого умножителя 21 соединены с первой группой информационных входов сумматора 212. Вторая группа информационных входов сумматора 212 соединена с выходами первого элемента задержки 27. Информационные входы первого элемента задержки 27 соединены с выходами второго умножителя 22. Первая группа входов второго умножителя 22 соединена с седьмой группой входов блока формирования локального сплайна 2. Шестая группа входов блока формирования локального сплайна 2 соединена с первой группой входов третьего умножителя 23. Выходы третьего умножителя 23 соединены с информационными входами второго элемента задержки 28. Выходы второго элемента задержки 28 соединены с третьей группой информационных входов сумматора 212. Четвертая группа информационных входов сумматора 212 соединена с выходами третьего элемента задержки 29. Информационные входы третьего элемента задержки 29 соединены с выходами четвертого умножителя 24. Первая группа входов четвертого умножителя 24 соединена с пятой группой входов блока формирования локального сплайна 2. Четвертая группа входов блока формирования локального сплайна 2 соединена с первой группой входов пятого умножителя 25. Выходы пятого умножителя 25 соединены с информационными входами четвертого элемента задержки 210. Выходы четвертого элемента задержки 210 соединены с пятой группой информационных входов сумматора 212. Шестая группа информационных входов сумматора 212 соединена с выходами пятого элемента задержки 211. Информационные входы пятого элемента задержки 211 соединены с выходами шестого умножителя 26. Первая группа входов шестого умножителя 26 соединена с третьей группой входов блока формирования локального сплайна 2. Второй вход блока формирования локального сплайна 2 соединен с управляющими входами первого 27, второго 28, третьего 29, четвертого 210 и пятого 211 элементов задержки, сумматора 212 и регистра 213. Информационные входы регистра 213 соединены с выходами сумматора 212. Выходы регистра 213 соединены с выходами блока формирования локального сплайна 2.

Заявленное устройство работает следующим образом.

В исходном состоянии на вторую информационную шину устройства подается значение параметра τ_o. На тактовую шину поступают тактовые импульсы типа меандр, под воздействием которых с поступлением на первую информационную шину устройства дифференцирования дискретных значений функции f(x) блок 1 формирует значения коэффициентов первой производной g_n ¹. Данные значения поочередно поступают на первую группу входов блока формирования локального сплайна 2. На вторую, третью, четвертую, пятую, шестую и седьмую группы входов последнего подаются соответствующие значения с первой, второй, третьей, четвертой, пятой и шестой групп выходов блока формирования B-сплайна 3. Далее в блоке формирования локального сплайна 2 происходит умножение указанных значений на коэффициенты первой производной g_n ¹ и суммирование полученных произведений (см. выражение (2)). В результате на выходе устройства формируется значение производной функции f'(x).

Работа формирователя коэффициентов первой производной g_n ¹ осуществляется в соответствии с выражением (3).

В исходном состоянии на выходах первого 12, второго 15, третьего 18, четвертого 111, пятого 114, шестого 118, седьмого 121, восьмого 124, девятого 127, десятого 129, одиннадцатого 135 и двенадцатого 137 элементов начальной установки формируются коды чисел соответственно; -5, 10, -10, 5, -1, -3, 3, -1, 133/1920, -7/24, -1, 1/120. При подаче на второй вход блока 1 управляющих импульсов на информационный вход блока 1 поступают значения функции f(x): z_n-2, z_n-1, ..., z_n+3. Последние поочередно следуют: на первые входы умножителей 11, 13, 16, 19, 112, 116, 119, 122 и 133, входы элементов задержки 115, 131 и 132 и первый информационный вход сумматора 125. Элементы 11 - 114 формируют пять слагаемых, которые поступают на информационные входы сумматора 125 одновременно. Шестое слагаемое поступает со входа блока 1 на первый информационный вход сумматора 125 непосредственно. Результат вычисления в сумматоре 125 - значение (z_n+3 - 5z_n+2 + 10z_n+1 - 10z_n + 5z_n-1 - z_n-2). Элементы 115 - 124 формируют четыре слагаемых для сумматора 126. Все четыре слагаемых подаются на информационные входы сумматора 126 одновременно. В результате выполнения операции сложения на выходе сумматора 126 формируются значения (z_n+2 - 3z_n+1 - 3z_n - z_n-1). Величина (z_n+3 - 5z_n+2 + 10z_n+1 - 10z_n + 5z_n-1 - z_n-2), умноженная на 133/1920 в блоке 128, является первым слагаемым для сумматора 136. Вторым слагаемым является значение (z_n+2 - 3z_n+1 + 3z_n - z_n-1), умноженное в умножителе 130 на число -7/24 и задержанное в элементе задержки 131. Третьим слагаемым является значение z_n+1 функции f(x), задержанное в блоке 132. Четвертым слагаемым является значение z_n функции f(x), умноженное в блоке 133 на -1 и задержанное в элементе задержки 134. Результат выполнения в сумматоре 136 операции суммирования умножается в умножителе 138 на число 1/120. В результате на выходе блока 1 формируется искомое значение коэффициента первой производной g_n ¹.

Один из возможных вариантов построения элементов задержки 14, 17, 110, 113, 117, 120, 123, 131, 132 и 134 показан на фиг. 5. Указанные блоки являются однотипными. Для элементов задержки 14, 115, 117 и 131 n = 2. Для элементов задержки 17 и 120 n = 3. Для элементов задержки 110 и 123 n = 4. Для элемента задержки 132 n = 8. Для элемента задержки 134 n = 6. Можно реализовать на микросхемах К155ИР13.

Входящие в структурную схему заявляемого устройства элементы известны и описаны, например, в [3] -[7] . Так, в [3] описаны принципы построения и примеры реализации регистров на с. 104-105 (можно реализовать на микросхеме К155ИР13 - с. 111, рис. 1.78).

Принцип работы умножителей известен и описан в [4] на с. 163-221. Могут быть реализованы на микросхемах SN54284 и 3N54285 (см. [4] с. 305, рис. 6.3.12) или на микросхеме ADSP1016 (см. [5] с. 502, табл. 7.4).

Принцип работы сумматоров известен и описан в [6] на с. 184-198. Полный сумматор описан в [7] на с. 152, рис. 1.112 и с. 153, рис. 1.113. Можно реализовать на элементах ИСКЛ. ИЛИ - К155ЛП5, И - К155ЛИ1, ИЛИ - из ИЛИ-НЕ К155ЛЕ4 и НЕ К155ЛН1.

Один из возможных вариантов реализации элементов начальной установки приведен на фиг. 6.

Блок формирования B-сплайна 3 работает следующим образом.

В исходном состоянии на выходах элементов начальной установки 31, 32, 33 формируются коды чисел соответственно: 15, -6, 1. На выходе элемента начальной установки 35 формируется код числа m, соответствующего номеру точки дифференцирования. На управляющий вход блока 3 поступают управляющие сигналы с тактовой шины устройства. На второй информационный вход блока 3 подается значение τ_o. Указанная величина поступает на первую группу входов умножителя 34, а на другую группу его входов - значение m с выхода элемента начальной установки 35. В результате выполнения операции умножения на выходах умножителя 34 формируется значение τ = m•τ_o. Последнее поступает на вход преобразователя в дополнительный код 36, на выходе которого имеем значение (1-τ). Значение τ с выхода умножителя 34 поступает также на первый вход сумматора 37, а на первый вход сумматора 38 - значение (1-τ). На вторые входы сумматоров 37 и 38 подается код числа 1. Под воздействием управляющих сигналов, поступающих по тактовой шине, на выходах сумматоров 37 и 38 формируются значения соответственно (1+τ) и (2-τ). Последние подаются на первые входы сумматоров 311 и 312 соответственно. На вторые входы этих сумматоров подается код числа 1. В результате выполнения операции суммирования на выходах сумматоров 311 и 312 формируются значения (τ+2) и (3-τ) соответственно. Указанные величины поступают на входы соответствующих элементов возведения в пятую степень 318 и 319. На вход элемента возведения в пятую степень 39 поступает значение τ с выхода умножителя 51. На вход элемента возведения в пятую степень 310 поступает значение (τ+1) с выхода сумматора 37. На вход элемента возведения в пятую степень 313 поступает значение (2-τ) с выхода сумматора 38. На вход элемента возведения в пятую степень 314 поступает значение (1-τ) с выхода преобразователя в дополнительный код 36. На выходах элементов возведения в пятую степень 39, 310, 318, 319, 313 и 314 имеем значения соответственно τ⁵, (τ+1)⁵, (τ+2)⁵, (3-τ)⁵, (2-τ)⁵ и (1-τ)⁵. Величина τ⁵ с выхода элемента возведения в пятую степень 39 поступает на первые входы умножителей 315 и 316. На второй вход умножителя 315 подается код числа 15, а на второй вход умножителя 316 - код числа -6. В результате выполнения операции умножения на выходах умножителей 315 и 316 формируются значения соответственно 15τ⁵ и -6τ⁵. Величины (τ+1)⁵ и (2-τ)⁵ подаются на первые входы умножителей 317 и 320 соответственно. На вторые входы этих умножителей подается код числа -6. В результате выполнения операции умножения на выходах умножителей 317 и 320 формируются значения соответственно -6(τ+1)⁵ и -6(2-τ)⁵. Значение (1-τ)⁵ с выхода элемента возведения в пятую степень 314 поступает на первые входы умножителей 321 и 322. На второй вход умножителя 321 подается код числа -6, а на второй вход умножителя 322 - код числа 15. В результате выполнения операции умножения на выходах умножителей 321 и 322 формируются значения соответственно -6(1-τ)⁵ и 15(1-τ)⁵. С выхода умножителя 316 на первый вход сумматора 325 поступает значение -6τ⁵. Одновременно на второй вход сумматора 325 поступает значение (τ+1)⁵ с выхода элемента возведения в пятую степень 310. В результате выполнения операции суммирования на выходе сумматора 325 формируется значение (τ+1)⁵-6τ⁵. Последнее через элемент задержки 330 подается на второй выход блока формирования B-сплайна 3. Величина 15τ⁵ с выхода умножителя 315 через элемент задержки 323 подается на первый вход сумматора 326. Одновременно на второй вход последнего подается значение -6(τ+1)⁵ с выхода умножителя 317, а на третий вход - значение (τ+2)⁵ с выхода элемента возведения в пятую степень 318. В результате выполнения операции суммирования на выходе сумматора 326 формируется величина 15τ⁵+(τ+2)⁵-6(τ+1)⁵. Последняя подается на третий выход блока 3. С выхода умножителя 321 на первый вход сумматора 328 поступает значение -6(1-τ)⁵. Одновременно на второй вход сумматора 328 поступает значение (2-τ)⁵ c выхода элемента возведения в пятую степень 313. В результате выполнения операции суммирования на выходе сумматора 328 формируется значение (2-τ)⁵-6(1-τ)⁵. Последнее через элемент задержки 331 подается на пятый выход блока формирования B-сплайна 3. Величина 15(1-τ)⁵ с выхода умножителя 322 через элемент задержки 324 подается на первый вход сумматора 327. Одновременно на второй вход последнего подается значение -6(2-τ)⁵ с выхода умножителя 320, а на третий вход - значение (3-τ)⁵ c выхода элемента возведения в пятую степень 319. В результате выполнения операции суммирования на выходе сумматора 327 формируется величина 15(1-τ)⁵+(3-τ)⁵-6(2-τ)⁵. Последняя подается на четвертый выход блока 3. Значение τ⁵ с выхода элемента возведения в пятую степень 39 через элемент задержки 329 поступает на первый выход блока 3. Величина (1-τ)⁵ с выхода элемента возведения в пятую степень 314 через элемент задержки 332 поступает на шестой выход блока 3. Таким образом, указанные значения параметров B-сплайна формируются на выходах блока 3 одновременно.

Принцип реализации преобразователя в дополнительный код 36 известен и описан в [8] на с. 462 - 468. Можно реализовать на микросхемах К155ЛА3, К155ЛП5, К155ЛЕ4 и К155ЛН1. Умножители могут быть реализованы на микросхемах SN54284 и SN54285 или на микросхеме ADSP1016. Сумматоры можно реализовать на элементах ИСКЛ. ИЛИ - К155ЛП5, И - К155ЛИ1, ИЛИ - из ИЛИ-НЕ К155ЛЕ4 и НЕ К155ЛН1. Элементы начальной установки реализуются в соответствии с фиг. 6. Один из возможных вариантов реализации элементов возведения в пятую степень приведен на фиг. 7.

Элементы задержки, входящие в состав блока 3, реализуются в соответствии с фиг. 5, причем для элементов 323, 324, 330, 331 выбирается n = 2, а для элементов 329 и 332 n = 4.

Блок формирования локального сплайна 2 работает следующим образом. С выхода блока 1 коэффициенты первой производной g_n ¹ одновременно поступают на первые группы входов умножителей 21 - 26. На вторые группы входов последних подаются значения B-сплайна с выходов блока 3. В результате с выхода умножителя 21 на первый информационный вход сумматора 212 поступает значение (1/120)g_n-2(1-τ)⁵, с выхода умножителя 22 через элемент задержки 27 на второй информационный вход сумматора 212 - значение (1/120)g_n-1[(2-τ)⁵-6(1-τ)⁵], с выхода умножителя 23 через элемент задержки 28 на третий информационный вход сумматора 212 - значение (1/120)g_n[(3-τ)⁵-6(2-τ)⁵+15(1-τ)⁵], с выхода умножителя 24 через элемент задержки 29 на четвертый информационный вход сумматора 212 - значение (1/120)g_n+1[(τ+2)⁵-6(τ+1)⁵+15τ⁵], с выхода умножителя 25 через элемент задержки 212 на пятый информационный вход сумматора 212 - значение (1/120)g_n+2[(1+τ)⁵-6τ⁵], с выхода умножителя 26 через элемент задержки 211 на шестой информационный вход сумматора 212 - значение (1/120)g_n+3•τ⁵. Результат суммирования в сумматоре 212 - искомое значение производной функции f'(x) - записывается в регистр 213 под воздействием импульса, подаваемого на его управляющий вход.

Элементы задержки, входящие в состав блока 2, реализуются в соответствии с фиг. 5, причем для элемента 27 выбирается n = 2, для элемента 28 n = 3, для элемента 29 n = 4, для элемента 210 n = 5, для элемента 211 n = 6. Умножители могут быть реализованы на микросхемах SN54284 и SN54285 или на микросхеме ADSP1016. Сумматор можно реализовать на элементах ИСКЛ. ИЛИ - К155ЛП5, И - К155ЛИ1, ИЛИ - из ИЛИ-НЕ К155ЛЕ4 и НЕ К155ЛН1. Регистр можно реализовать на микросхеме К155ИР13.

Литература
1. Желудев В. А. Восстановление функций и их производных по сеточным данным с погрешностью при помощи локальных сплайнов. // Журнал вычислительной математики и математической физики. -1987. -Том 27. -N 1. -С. 22-34.

2. Желудев В.А. Локальная сплайн-аппроксимация на равномерной сетке.// Журнал вычислительной математики и математической физики. - 1987.- Том 27.- N 9. - С. 1296-1310.

3. В.Л. Шило. Популярные цифровые микросхемы. Справочник. - М.: Радио и связь, 1988.

4. М.А. Карцев, В.А. Брик. Вычислительные системы и синхронная арифметика. - М.: Радио и связь, 1981.

6. Д. Гивоне, Р. Россе. Микропроцессоры и микрокомпьютеры. Вводный курс; Пер. с англ. - М.: Мир, 1983.

7. В. Л. Шило. Популярные цифровые микросхемы. Справочник. 2-е изд., испр. - Челябинск: Металлургия, 1989.

8. Л.М. Гольденберг. Импульсные и цифровые устройства. М.: Связь, 1973.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем, включающих операции дифференцирования. Технический результат изобретения заключается в разработке устройства, обеспечивающего более высокую точность дифференцирования функций, имеющих непрерывную восьмую производную. Устройство включает формирователь коэффициентов первой производной g_n ¹ 1 (n = 1, 2, ... - номер коэффициента), блок формирования локального сплайна 2 и блок формирования В-сплайна 3. Повышение точности дифференцирования достигается путем учета априорной информации о гладкости функции. 3 з.п. ф-лы, 7 ил.

1. Устройство дифференцирования, содержащее формирователь коэффициентов первой производной g¹ _n (n = 1, 2, ... - номер коэффициента), блок формирования локального сплайна и блок формирования В-сплайна, причем первая группа входов формирователя коэффициентов первой производной g¹ _n является первой входной информационной шиной устройства дифференцирования, второй вход формирователя коэффициентов первой производной g¹ _n объединен со вторым входом блока формирования локального сплайна и одновременно является входной тактовой шиной устройства дифференцирования, а выходы соединены с первой группой входов блока формирования локального сплайна, выходы которого являются выходной шиной устройства дифференцирования, а третья, четвертая, пятая и шестая группы входов соединены соответственно с первой, второй, третьей и четвертой группой выходов блока формирования В-сплайна, первая группа входов которого является второй входной информационной шиной устройства дифференцирования, отличающееся тем, что блок формирования локального сплайна снабжен седьмой и восьмой группами входов, которые соответственно соединены с пятой и шестой группами выходов блока формирования В-сплайна, второй вход которого объединен со вторым входом блока формирования локального сплайна. 2. Устройство дифференцирования по п.1, отличающееся тем, что формирователь коэффициентов первой производной g¹ _n выполнен содержащим первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый и двенадцатый умножители, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый и двенадцатый блоки начальной установки, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, девятый, десятый и одиннадцатый элементы задержки, и первый, второй и третий сумматоры, причем первые группы входов первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого и одиннадцатого умножителей, информационные входы пятого и девятого элементов задержки и первая группа информационных входов первого сумматора объединены с первой группой входов формирователя коэффициентов первой производной g¹ _n, вторая группа входов первого умножителя соединена с выходами первого блока начальной установки, а выходы соединены со второй группой информационных входов первого сумматора, третья группа информационных входов которого соединена с выходами первого элемента задержки, информационные входы которого соединены с выходами второго умножителя, вторая группа входов которого соединена с выходами второго блока начальной установки, вторая группа входов третьего умножителя соединена с выходами третьего блока начальной установки, а выходы соединены с информационными входами второго элемента задержки, выходы которого соединены с четвертой группой информационных входов первого сумматора, пятая группа информационных входов которого соединена с выходами третьего элемента задержки, информационные входы которого соединены с выходами четвертого умножителя, вторая группа входов которого соединена с выходами четвертого блока начальной установки, вторая группа информационных входов пятого умножителя соединена с выходами пятого блока начальной установки, а выходы соединены с информационными входами четвертого элемента задержки, выходы которого соединены с шестой группой информационных входов первого сумматора, выходы которого соединены со второй группой входов девятого умножителя, первая группа входов которого соединена с выходами девятого блока начальной установки, а выходы соединены с первой группой информационных входов третьего сумматора, третья группа информационных входов которого соединена с выходами девятого элемента задержки, четвертая группа информационных входов соединена с выходами одиннадцатого элемента задержки, информационные входы которого соединены с выходами одиннадцатого умножителя, вторая группа входов которого соединена с выходами одиннадцатого блока начальной установки, а вторая группа информационных входов третьего сумматора соединена с выходами десятого элемента задержки, информационные входы которого соединены с выходами десятого умножителя, вторая группа входов которого соединена с выходами десятого блока начальной установки, а первая группа входов - с выходами второго сумматора, первая группа информационных входов которого соединена с выходами пятого элемента задержки, вторая группа информационных входов соединена с выходами шестого элемента задержки, информационные входы которого соединены с выходами шестого умножителя, вторая группа входов которого соединена с выходами шестого блока начальной установки, вторая группа входов седьмого умножителя соединена с выходами седьмого блока начальной установки, а выходы соединены с информационными входами седьмого элемента задержки, выходы которого соединены с третьей группой информационных входов второго сумматора, четвертая группа информационных входов которого соединена с выходами восьмого элемента задержки, информационные входы которого соединены с выходами восьмого умножителя, вторая группа информационных входов которого соединена с выходами восьмого блока начальной установки, входы управления первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого, десятого и одиннадцатого элементов задержки, первого, второго и третьего сумматоров объединены и соединены со вторым входом формирователя коэффициентов первой производной g¹ _n, а выходы третьего сумматора соединены со второй группой входов двенадцатого умножителя, первая группа входов которого соединена с выходами двенадцатого блока начальной установки, а выходы являются выходами формирователя коэффициентов первой производной g¹ _n. 3. Устройство дифференцирования по п. 1, отличающееся тем, что блок формирования В-сплайна выполнен содержащим первый, второй, третий и четвертый элементы начальной установки, первый, второй, третий, четвертый, пятый, шестой и седьмой умножители, первый, второй, третий, четвертый, пятый, шестой, седьмой и восьмой сумматоры, первый, второй, третий, четвертый, пятый и шестой элементы возведения в пятую степень, преобразователь в дополнительный код, первый, второй, третий, четвертый, пятый и шестой элементы задержки, причем первая группа входов первого умножителя соединена с первой группой входов блока формирования В-сплайна, вторая группа входов соединена с выходами четвертого элемента начальной установки, а выходы соединены со входами преобразователя в дополнительный код, первой группой информационных входов первого сумматора и входами первого элемента возведения в пятую степень, выходы которого соединены с первыми группами входов второго и третьего умножителей и информационными входами третьего элемента задержки, выходы которого соединены с первой группой выходов блока формирования В-сплайна, вторая группа выходов которого соединена с выходами четвертого элемента задержки, информационные входы которого соединены с выходами пятого сумматора, вторая группа информационных входов которого соединена с выходами второго элемента возведения в пятую степень и первой группой входов четвертого умножителя, а первая группа информационных входов соединена с выходами третьего умножителя, вторая группа входов которого соединена с выходами второго элемента начальной установки и вторыми группами входов четвертого, пятого и шестого умножителей, выходы которого соединены со второй группой информационных входов восьмого сумматора, а первая группа входов соединена с выходами четвертого элемента возведения в пятую степень, первой группой входов седьмого умножителя и информационными входами шестого элемента задержки, выходы которого соединены с шестой группой выходов блока формирования В-сплайна, пятая группа выходов которого соединена с выходами пятого элемента задержки, информационные входы которого соединены с выходами восьмого сумматора, первая группа информационных входов которого соединена с выходами третьего элемента возведения в пятую степень и первой группой входов пятого умножителя, выходы которого соединены со второй группой информационных входов седьмого сумматора, третья группа информационных входов которого соединена с выходами второго элемента задержки, информационные входы которого соединены с выходами седьмого умножителя, вторая группа входов которого соединена с выходами первого элемента начальной установки и второй группой входов второго умножителя, выходы которого соединены с информационными входами первого элемента задержки, выходы которого соединены с первой группой информационных входов шестого сумматора, вторая группа информационных входов которого соединена с выходами четвертого умножителя, третья группа информационных входов - с выходами пятого элемента возведения в пятую степень, а выходы соединены с третьей группой выходов блока формирования В-сплайна, четвертая группа выходов которого соединена с выходами седьмого сумматора, первая группа информационных входов которого соединена с выходами шестого элемента возведения в пятую степень, входы которого соединены с выходами четвертого сумматора, вторая группа информационных входов которого соединена с выходами третьего элемента начальной установки, вторыми группами информационных входов первого, второго и третьего сумматоров, а первая группа информационных входов соединена со входами третьего элемента возведения в пятую степень и выходами второго сумматора, первая группа информационных входов которого соединена с выходами преобразователя в дополнительный код и входами четвертого элемента возведения в пятую степень, а управляющий вход соединен с управляющими входами третьего, четвертого, пятого, шестого, седьмого и восьмого сумматоров, управляющими входами первого, второго, третьего, четвертого, пятого и шестого элементов задержки, вторым входом блока формирования В-сплайна и управляющим входом первого сумматора, выходы которого соединены со входами второго элемента возведения в пятую степень и первой группой информационных входов третьего сумматора, выходы которого соединены со входами пятого элемента возведения в пятую степень. 4. Устройство дифференцирования по п. 1, отличающееся тем, что блок формирования локального сплайна выполнен содержащим первый, второй, третий, четвертый, пятый и шестой умножители, первый, второй, третий, четвертый и пятый элементы задержки, сумматор и регистр, причем вторые группы входов первого, второго, третьего, четвертого, пятого и шестого умножителей объединены и соединены с первой группой входов блока формирования локального сплайна, первая группа входов первого умножителя соединена с восьмой группой входов блока формирования локального сплайна, а выходы соединены с первой группой информационных входов сумматора, вторая группа информационных входов которого соединена с выходами первого элемента задержки, информационные входы которого соединены с выходами второго умножителя, первая группа входов которого соединена с седьмой группой входов блока формирования локального сплайна, шестая группа входов которого соединена с первой группой входов третьего умножителя, выходы которого соединены с информационными входами второго элемента задержки, выходы которого соединены с третьей группой информационных входов сумматора, четвертая группа информационных входов которого соединена с выходами третьего элемента задержки, информационные входы которого соединены с выходами четвертого умножителя, первая группа входов которого соединена с пятой группой входов блока формирования локального сплайна, четвертая группа входов которого соединена с первой группой входов пятого умножителя, выходы которого соединены с информационными входами четвертого элемента задержки, выходы которого соединены с пятой группой информационных входов сумматора, шестая группа информационных входов которого соединена с выходами пятого элемента задержки, информационные входы которого соединены с выходами шестого умножителя, первая группа входов которого соединена с третьей группой входов блока формирования локального сплайна, второй вход которого соединен с управляющими входами первого, второго, третьего, четвертого и пятого элементов задержки, сумматора и регистра, информационные входы которого соединены с выходами сумматора, а выходы соединены с выходами блока формирования локального сплайна.