ПАРИТЕТНЫЙ РАСПОЗНАВАТЕЛЬ Российский патент 2004 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны паритетные распознаватели (см. например патент РФ 2143733, кл. G 06 G 7/25, 1999), которые идентифицируют равенство двух аналоговых сигналов (напряжений), один из которых может изменяться, а другой фиксирован во времени.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных паритетных распознавателей, относится ограниченные функциональные возможности, так как эти распознаватели не обеспечивают идентификацию равенства двух изменяющихся во времени аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, паритетный распознаватель (патент РФ 2176103, кл. G 06 G 7/25, 2001), который содержит дифференциальный усилитель, замыкающий и размыкающий ключи и идентифицирует равенство двух изменяющихся во времени аналоговых сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится большие аппаратурные затраты.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в паритетном распознавателе, содержащем замыкающий и размыкающий ключи, выходы которых объединены, и дифференциальный усилитель, инвертирующий и неинвертирующий входы которого являются соответственно первым и вторым информационными входами паритетного распознавателя, особенность заключается в том, что в него введен резистор, подсоединенный между выходом паритетного распознавателя и инвертирующим входом дифференциального усилителя, выход которого соединен с управляющим входом замыкающего и размыкающего ключей, подсоединенных объединенными входами и объединенными выходами соответственно к шине нулевого потенциала и выходу паритетного распознавателя.

На чертеже представлена схема предлагаемого паритетного распознавателя.

Паритетный распознаватель содержит дифференциальный усилитель 1, замыкающий и размыкающий ключи 2 и 3, резистор 4, причем инвертирующий и неинвертирующий входы и выход усилителя 1 соединены соответственно с первым и вторым информационными входами паритетного распознавателя и управляющим входом ключей 2, 3, подсоединенных объединенными входами и объединенными выходами соответственно к шине нулевого потенциала и выходу паритетного распознавателя, подключенному через резистор 4 к инвертирующему входу усилителя 1.

Работа предлагаемого паритетного распознавателя осуществляется следующим образом. На его первый и второй информационные входы подаются изменяющиеся во времени аналоговые сигналы (напряжения) х₁ и х₂ соответственно. Напряжение на выходе предлагаемого распознавателя определяется выражением

Z=х₁-х₁·mах(0, Р)+х₁·min(0, P),

где .

Таким образом, предлагаемый паритетный распознаватель будет воспроизводить операцию

Здесь идентификация равенства изменяющихся во времени аналоговых сигналов х₁ и х₂, осуществляется по отличному от нуля значению х амплитудной координаты пересечения указанных сигналов.

Вышеизложенные сведения, а также то, что в состав прототипа входят дифференциальный усилитель, инвертор знака, сумматор, два компаратора, два булевых элемента “исключающее ИЛИ”, два замыкающих и два размыкающих ключа, позволяют сделать вывод, что предлагаемый паритетный распознаватель обладает функциональными возможностями прототипа и меньшими по сравнению с ним аппаратурными затратами.

Изобретение относится к автоматике для построения функциональных узлов аналоговых вычислительных машин. Технический результат заключается в уменьшении аппаратных затрат. Для этого в паритетный распознаватель (ПР), содержащий замыкающий 3 и размыкающий 2 ключи (К), выходы которых объединены, и дифференциальный усилитель (ДУ) 1, инвертирующий и неинвертирующий входы которого являются соответственно первым и вторым информационными входами ПР, введен резистор 4, подсоединенный между выходом ПР и инвертирующим входом ДУ 1, выход которого соединен с управляющим входом замыкающего и размыкающего К, подсоединенных объединенными входами и объединенными выходами соответственно к шине нулевого потенциала и выходу ПР. 1 ил.

Паритетный распознаватель, содержащий замыкающий и размыкающий ключи, выходы которых объединены, и дифференциальный усилитель, инвертирующий и неинвертирующий входы которого являются соответственно первым и вторым информационными входами паритетного распознавателя, отличающийся тем, что в него введен резистор, подсоединенный между выходом паритетного распознавателя и инвертирующим входом дифференциального усилителя, выход которого соединен с управляющим входом замыкающего и размыкающего ключей, подсоединенных объединенными входами и объединенными выходами соответственно к шине нулевого потенциала и выходу паритетного распознавателя.