РАНГОВЫЙ СЕЛЕКТОР Российский патент 2008 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые селекторы (см., например, авт. св. СССР 1262531, кл. G06G 7/25, 1986 г.), которые выполняют селекцию сигнала только (n+1)-го ранга (наибольшего сигнала) из нескольких аналоговых сигналов x₁,..., x_n+1.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈{1,..., n+1}.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый селектор (свидетельство РФ 20593, кл. G06G 7/25,2001 г.), который содержит n дифференциальных компараторов, 4n ключей и выполняет селекцию из нескольких аналоговых сигналов x₁,..., x_n+1 сигнала только (n+1)-го либо первого ранга.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈{1,..., n+1}.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения выполнения селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,..., n+1}.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n дифференциальных компараторов и 4n ключей, которые сгруппированы в n групп так, что n-я группа содержит первый, третий и второй, четвертый ключи, выполненные соответственно замыкающими и размыкающими, неинвертирующий и инвертирующий входы i-го дифференциального компаратора соединены соответственно с входом первого и входом второго ключей i-й группы, объединенные выходы первого, второго и объединенные выходы третьего, четвертого ключей предыдущей группы соединены соответственно с входом второго и входом четвертого ключей последующей группы, а объединенные выходы первого, второго и объединенные выходы третьего, четвертого ключей n-й группы образуют соответственно информационный и идентифицирующий выходы рангового селектора, подключенного i-ым информационным входом к неинвертирующему входу i-го дифференциального компаратора, особенность заключается в том, что в него дополнительно введены 2n+1 элементов И, n+1 резисторов, n+1 RS-триггеров, (n+1)-я группа ключей в составе первого, третьего и второго ключей, выполненных соответственно замыкающими и размыкающими, причем первый, второй входы и выход i-го элемента И соединены соответственно с выходом i-го дифференциального компаратора, неинвертирующим выходом i-го RS-триггера и управляющим входом четырех ключей i-й группы, а управляющий вход трех ключей (n+1)-й группы соединен с неинвертирующим выходом (n+1)-го RS-триггера, выход третьего и объединенные выходы первого, второго ключей (n+1)-й группы соединены соответственно с входом четвертого и входом второго ключей первой группы, а вход третьего ключа j-й группы соединен с первым входом (n+j)-го элемента И, подключенного выходом к входу сброса j-го RS-триггера, вход установки которого соединен с первым настроечным входом рангового селектора, подсоединенного (n+1)-ым информационным и вторым настроечным входами соответственно к входу первого ключа (n+1)-й группы и второму входу (n+j)-го элемента И, первый вход которого соединен через j-й резистор с шиной нулевого потенциала.

На фиг.1 и фиг.2 представлены соответственно схема предлагаемого рангового селектора и временные диаграммы, поясняющие принцип его работы.

Ранговый селектор содержит n дифференциальных компараторов 1₁,..., 1_n, 2n+1 элементов И 2₁,..., 2_n+n+1, 4n+3 ключей 3₁₁,..., 3_(n+1)3, n+1 резисторов 4₁,..., 4_n+1 и n+1 RS-триггеров 5₁,..., 5_n+1, причем все ключи сгруппированы в n+1 групп так, что i-я группа содержит ключи 3_i1, 3_i3 и 3_i2, 3_i4, выполненные соответственно замыкающими и размыкающими, а (n+1)-я группа содержит ключи 3_(n+1)1, 3_(n+1)3 и 3_(n+1)2, выполненные соответственно замыкающими и размыкающим, объединенные выходы ключей 3_k1, 3_k2 и объединенные выходы ключей 3_k3, 3_k4 соединены соответственно с входами ключей 3_(k+1)2 и 3_(k+1)4, объединенные выходы ключей 3_n1, 3_n2 и объединенные выходы ключей 3_n3, 3_n4 образуют соответственно информационный и идентифицирующий выходы рангового селектора, а управляющий вход ключей 3_(n+1)1, 3_(n+1)2, 3_(n+1)3, выход ключа 3_(n+1)3 и объединенные выходы ключей 3_(n+1)1, 3_(n+1)2 соединены соответственно с неинвертирующим выходом триггера 5_n+1, входами ключей 3₁₄ и 3₁₂, неинвертирующий, инвертирующий входы и выход компаратора 1_i соединены соответственно с входами ключей 3_i1, 3_i2 и первым входом элемента 2_i, второй вход и выход которого соединены соответственно с неинвертирующим выходом триггера 5_i и управляющим входом ключей 3_i1,..., 3_i4, вход ключа 3_j3 соединен с первым входом элемента 2_n+j, подключенного выходом к входу сброса триггера 5_j, вход установки которого соединен с первым настроечным входом рангового селектора, подсоединенного j-ым информационным и вторым настроечным входами соответственно к входу ключа 3_j1 и второму входу элемента 2_n+j, первый вход которого соединен через резистор 4_j с шиной нулевого потенциала.

Работа предлагаемого рангового селектора осуществляется следующим образом. На его первый,..., (n+1)-й информационные входы подаются соответственно аналоговые сигналы (напряжения) x₁,..., x_n+1, а на его идентифицирующем выходе и входе ключа 3_(n+1)2 фиксируются соответственно сигнал логической «1» (Z₂=1) и опорное напряжение x_min<x₁,..., x_n+1. На первый, второй настроечные входы предлагаемого рангового селектора подаются соответственно импульсные сигналы y₁, y₂∈{0,1} (фиг.2), причем период Т и длительность τ импульса сигнала y₂ должны удовлетворять условиям Т>Δt и τ<2τ_и+τ_Тр+τ_Кл, где Δt=(τ_К+τ_И+τ_Кл)n+τ_И+τ_Tp+τ_Кл, a τ_И, τ_Tp, τ_Кл и τ_K есть длительности задержек, вносимых элементом И, RS-триггером, ключом и дифференциальным компаратором. В j-й группе замыкающие ключи замкнуты (разомкнуты), размыкающие ключи разомкнуты (замкнуты), когда на управляющем входе этой группы ключей присутствует логическая «1» (логический «0»). Если сигнал на неинвертирующем входе компаратора 1_i больше (меньше) сигнала на его инвертирующем входе, то на выходе этого компаратора имеем логическую «1» (логический «0»). Импульс сигнала y₁ устанавливает в «1» сигнал на неинвертирующем выходе всех RS-триггеров, при этом с учетом указанного выше принципа работы ключей и дифференциального компаратора, на информационном выходе предлагаемого рангового селектора в момент времени t₁ (см. фиг.2) имеем сигнал x⁽ⁿ⁺¹⁾ (n+1)-го ранга (наибольший из сигналов множества {х₁,..., х_n+1}), то есть

Z₁=x⁽ⁿ⁺¹⁾=max({x₁,..., x_n+1}).

Первый импульс сигнала y₂ сбрасывает в «0» сигнал на неинвертирующем выходе только того RS-триггера, номер j которого совпадает с номером сигнала х⁽ⁿ⁺¹⁾ (например, если х₂=x⁽ⁿ⁺¹⁾, то j=2), при этом на информационном выходе предлагаемого рангового селектора в момент времени t₂ имеем сигнал х⁽ⁿ⁾ n-го ранга (наибольший из сигналов множества {x₁,..., x_n+1}\{x⁽ⁿ⁺¹⁾}, где символом \ обозначена разность множеств), то есть

Z₁=x⁽ⁿ⁾=max({x₁,..., x_n+1}\{x⁽ⁿ⁺¹⁾})=sub max({x₁,..., x_n+1}).

Второй импульс сигнала y₂ сбрасывает в «0» сигнал на неинвертирующем выходе только того очередного RS-триггера, номер которого совпадает с номером сигнала х⁽ⁿ⁾, при этом в момент времени t₃ имеем

Z₁=x^(n-1)=max({x₁,..., x_n+1}\{x⁽ⁿ⁾, x⁽ⁿ⁺¹⁾}).

Наконец m-й (m∈{1,..., n}) импульс сигнала y₂ сбрасывает в «0» сигнал на неинвертирующем выходе только того RS-триггера, номер которого совпадает с номером сигнала х^(n+2-m), при этом в момент времени t_m+1 имеем

Z₁=x^(n+1-m)=max({x₁,..., x_n+1}/{x^(n+2-m),..., x⁽ⁿ⁺¹⁾}).

Таким образом, настройка предлагаемого рангового селектора на выполнение селекции сигнала x^(r)∈{x₁,..., x_n+1} любого заданного ранга r∈{1,..., n+1} осуществляется с помощью импульса сигнала y₁ и n+1-r импульсов сигнала y₂.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает выполнение селекции из n+1 аналоговых сигналов сигнала любого заданного ранга r∈{1,..., n+1}.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является расширение функциональных возможностей за счет обеспечения выполнения селекции из n+1 аналоговых сигналов x₁,..., x_n+1 сигнала x^(r) любого заданного ранга r∈{1,..., n+1}(x⁽¹⁾=min(x₁,..., x_n+1),..., x⁽ⁿ⁺¹⁾=max(x₁,..., x_n+1)). Устройство содержит n дифференциальных компараторов, 2n+1 элементов И, 4n+3 ключей, n+1 резисторов и n+1 RS-триггеров. 2 ил.

Ранговый селектор, содержащий n дифференциальных компараторов и 4n ключей, которые сгруппированы в n групп так, что i-я группа содержит первый, третий и второй, четвертый ключи, выполненные соответственно замыкающими и размыкающими, неинвертирующий и инвертирующий входы i-го дифференциального компаратора соединены соответственно с входом первого и входом второго ключей i-й группы, объединенные выходы первого, второго и объединенные выходы третьего, четвертого ключей предыдущей группы соединены соответственно с входом второго и входом четвертого ключей последующей группы, а объединенные выходы первого, второго и объединенные выходы третьего, четвертого ключей n-й группы образуют соответственно информационный и идентифицирующий выходы рангового селектора, подключенного i-м информационным входом к неинвертирующему входу i-го дифференциального компаратора, отличающийся тем, что в него дополнительно введены 2n+1 элементов И, n+1 резисторов, n+1 RS-триггеров, (n+1)-я группа ключей в составе первого, третьего и второго ключей, выполненных соответственно замыкающими и размыкающим, причем первый, второй входы и выход i-го элемента И соединены соответственно с выходом i-го дифференциального компаратора, неинвертирующим выходом i-го RS-тригтера и управляющим входом четырех ключей i-й группы, а управляющий вход трех ключей (n+1)-й группы соединен с неинвертирующим выходом (n+1)-го RS-триггера, выход третьего и выход первого ключей (n+1)-й группы соединены соответственно с входом четвертого и входом второго ключей первой группы, выход имеющего вход второго ключа (n+1)-й группы соединен с входом второго ключа первой группы, а вход третьего ключа j-й группы соединен с первым входом (n+j)-ro элемента И, подключенного выходом к входу сброса j-го RS-триггера, вход установки которого соединен с первым настроечным входом рангового селектора, подсоединенного (n+1)-м информационным и вторым настроечным входами соответственно к входу первого ключа (n+1)-й группы и второму входу (n+1)-го элемента И, первый вход которого соединен через j-й резистор с шиной нулевого потенциала.