УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ФУНКЦИИ РАВЕНСТВА Российский патент 2004 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны устройства (см. например фиг.1 в описании изобретения к патенту РФ 2068581, кл. G 06 G 7/25, 1996 г.) для воспроизведения функции равенства двух аналоговых сигналов (напряжений).

К причине, препятствующей достижению указанного ниже технического результата при использовании известных устройств для воспроизведения функции равенства, относится ограниченные функциональные возможности, обусловленные тем, что не воспроизводится функция равенства n аналоговых сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятое за прототип устройство (фиг.3 в описании изобретения к патенту РФ 2068581, кл. G 06 G 7/25, 1996 г.) для воспроизведения функции

равенства n аналоговых сигналов (напряжений) х₁,...,х_n, содержащее n-1 дифференциальных усилителей. Здесь х есть отличное от нуля значение амплитудной координаты пересечения указанных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением τ=(n-1)(τ_ДУ+τ_ФМ +τ_АС), где τ_ду, τ_ФМ и τ_ас есть временные задержки соответственно дифференциального усилителя, формирователя модуля и амплитудного селектора.

Техническим результатом изобретения является повышение быстродействия при воспроизведении функции равенства n аналоговых сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в устройстве для воспроизведения функции равенства, содержащем n-1 дифференциальных усилителей, особенность заключается в том, что в него введены n-1 замыкающих и n-1 размыкающих ключей и резистор, причем неинвертирующий и инвертирующий входы i-го дифференциального усилителя соединены соответственно с i-ым и (i+1)-ым входами устройства, а выход i-го дифференциального усилителя соединен с управляющим входом i-ых замыкающего и размыкающего ключей, подсоединенных объединенными входами и объединенными выходами соответственно к шине нулевого потенциала и выходу устройства, подключенному через резистор к неинвертирующему входу первого дифференциального усилителя.

На чертеже представлена схема предлагаемого устройства.

Предлагаемое устройство содержит дифференциальные усилители 1₁-1_n-1, замыкающие и размыкающие ключи 1₁-2_n-1 и 3₁-3_n-1, резистор 4, причем неинвертирующий и инвертирующий входы усилителя 1_i соединены соответственно с i-ым и (i+1)-ым входами устройства, а выход усилителя 1_i соединен с управляющим входом ключей 2_i, 3_i, подсоединенных объединенными входами и объединенными выходами соответственно к шине нулевого потенциала и выходу устройства, подключенному через резистор 4 к неинвертирующему входу усилителя 1₁.

Работа предлагаемого устройства осуществляется следующим образом. На его первый - n-ый входы подаются однополярные (положительные или отрицательные) аналоговые сигналы (напряжения) x₁-х_n соответственно. Если сигнал на неинвертирующем входе усилителя больше либо меньше сигнала на его инвертирующем входе, то ключ 2_i соответственно замкнут либо разомкнут, а ключ 3_i соответственно разомкнут либо замкнут. Если сигнал на неинвертирующем входе усилителя 1_i равен сигналу на его инвертирующем входе, то ключи 2_i, 3_i, разомкнуты. Таким образом, предлагаемое устройство будет воспроизводить функцию

равенства n аналоговых сигналов x₁,...,x_n. Здесь х есть отличное от нуля значение амплитудной координаты пересечения указанных сигналов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемое устройство при воспроизведении функции равенства n аналоговых сигналов обладает более высоким по сравнению с прототипом быстродействием, так как максимальное время задержки распространения сигнала в предлагаемом устройстве определяется выражением τ=τ_ДУ+τ_К, где τ_ДУ и τ_К есть временные задержки соответственно дифференциального усилителя и замыкающего (размыкающего) ключа.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение быстродействия при воспроизведения функции равенства n аналоговых сигналов. Устройство содержит n-1 дифференциальных усилителей, n-1 замыкающих и размыкающих ключей, резистор. 1 ил.

Устройство для воспроизведения функции равенства, содержащее n-1 дифференциальных усилителей, отличающееся тем, что в него введены n-1 замыкающих и n-1 размыкающих ключей и резистор, причем неинвертирующий и инвертирующий входы i-го дифференциального усилителя соединены соответственно с i-м и (i+1)-м входами устройства, а выход i-го дифференциального усилителя соединен с управляющим входом i-х замыкающего и размыкающего ключей, подсоединенных объединенными входами и объединенными выходами соответственно к шине нулевого потенциала и выходу устройства, подключенному через резистор к неинвертирующему входу первого дифференциального усилителя.