РАНГОВЫЙ СЕЛЕКТОР Российский патент 2005 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые селекторы (см., например, авт. св. СССР 1262531, кл. G 06 G 7/25, 1986 г.), которые выполняют селекцию сигнала только (n+1)-го ранга (наибольшего сигнала) из нескольких аналоговых сигналов x₁,... ,x_n+1.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относится ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈ {1,... , n+1}.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2172980, кл. G 06 G 7/25, 2001 г.), который содержит n реляторов и выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,... , n+1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкая точность, обусловленная тем, что максимальная погрешность Δ прототипа определяется выражением Δ =2nδ , где δ есть погрешность релятора.

Техническим результатом изобретения является повышение точности при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n реляторов, каждый из которых содержит первый, третий, пятый и седьмой ключи, выполненные замыкающими, второй, четвертый, шестой и восьмой ключи, выполненные размыкающими, первое - четвертое устройства выборки/хранения, дифференциальный компаратор и булевый инвертор, причем в каждом реляторе первый - четвертый информационные и первый управляющий входы образованы соответственно входами первого - четвертого ключей и их входом управления, выходы первого, второго и выходы третьего, четвертого ключей соединены соответственно с информационным входом первого и информационным входом второго устройств выборки/хранения, входы записи которых объединены с входом булевого инвертора и образуют второй управляющий вход релятора, инвертирующий и неинвертирующий входы дифференциального компаратора соединены соответственно с объединенными выходом первого устройства выборки/хранения, входами пятого, восьмого ключей и объединенными выходом второго устройства выборки/хранения, входами шестого, седьмого ключей, выходы пятого, шестого и выходы седьмого, восьмого ключей соединены соответственно с информационным входом третьего и информационным входом четвертого устройств выборки/хранения, выходы которых являются соответственно первым и вторым выходами релятора, а входы записи подключены к выходу булевого инвертора, первый выход каждого релятора соединен с его первым информационным входом, второй выход каждого предыдущего релятора подключен к третьему информационному входу последующего релятора, а второй выход n-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами всех реляторов, особенность заключается в том, что в каждый релятор дополнительно введен булевый элемент “исключающее ИЛИ”, первый вход которого подключен к выходу дифференциального компаратора, второй вход является третьим управляющим входом релятора, а выход соединен с входом управления пятого - восьмого ключей, третьи управляющие входы всех реляторов объединены и образуют третий настроечный вход рангового селектора.

На фиг.1, фиг.2 и фиг.3 представлены соответственно схема предлагаемого рангового селектора, схема релятора, использованного при построении этого селектора, и временные диаграммы сигналов настройки.

Ранговый селектор содержит n реляторов 1₁,... ,1_n. Каждый релятор содержит первый,... , восьмой ключи 2₁,... ,2₈, первое,... , четвертое устройства выборки/хранения 3₁,... ,3₄, дифференциальный компаратор 4, булевый инвертор 5 и булевый элемент “исключающее ИЛИ” 6, причем ключи 2₁, 2₃, 2₅, 2₇ и 2₂, 2₄, 2₆, 2₈ выполнены соответственно замыкающими и размыкающими, первый,... , четвертый информационные и первый управляющий входы релятора образованы соответственно входами ключей 2₁,... ,2₄ и их входом управления, выходы ключей 2₁, 2₂ и 2₃, 2₄ соединены соответственно с информационным входом устройства 3₁ и информационным входом устройства 3₂, входы записи которых объединены с входом инвертора 5 и образуют второй управляющий вход релятора, третий управляющий вход которого подключен к второму входу элемента 6, подсоединенного выходом к входу управления ключей 2₅,... ,2₈, инвертирующий и неинвертирующий входы компаратора 4, подсоединенного выходом к первому входу элемента 6, соединены соответственно с объединенными выходом устройства 3₁, входами ключей 2₅, 2₈ и объединенными выходом устройства 3₂, входами ключей 2₆, 2₇, выходы ключей 2₅, 2₆ и 2₇, 2₈ соединены соответственно с информационным входом устройства 3₃ и информационным входом устройства 3₄, выходы которых являются соответственно первым и вторым выходами релятора, а входы записи подключены к выходу инвертора 5. Первый выход каждого релятора соединен с его первым информационным входом, второй выход каждого предыдущего релятора подключен к третьему информационному входу последующего релятора, а второй выход релятора 1_n является выходом рангового селектора, первый, второй и третий настроечные входы которого образованы соответственно объединенными первыми, объединенными вторыми и объединенными третьими управляющими входами реляторов 1₁,... ,1_n.

Работа предлагаемого рангового селектора осуществляется следующим образом. На вторые информационные входы реляторов 1₁,... ,1_n и четвертый информационный вход релятора 1₁ подаются подлежащие обработке аналоговые сигналы (напряжения) х₁,... ,х_n и х_n+1 соответственно (x₁,... ,x_n+1∈_{(хmin, xmax)); на четвертые информационные входы реляторов 12,... ,1n и третий информационный вход релятора 11 подаются соответственно опорные напряжения х∈ {хmin, xmax} и на первый, второй, третий настроечные входы селектора подаются соответственно цифровые сигналы у1, у2, y3∈{0,1} (фиг.3). Пpи y2=1 (y2=0) устройства 31, 32 и 33, 34 работают соответственно в режимах выборки (хранения) и хранения (выборки). Если на входах управления ключей 21,... ,24 и 25,... ,28 присутствует логическая “1” (логический “0”), то ключи 21, 23, 25, 27 замкнуты (разомкнуты), а ключи 22, 24, 26, 28 разомкнуты (замкнуты). Следовательно, напряжения на выходах релятора будут определяться рекуррентными выражениями}

где символами ∨ и ∧ обозначены соответственно операции mах и min; есть номер периода Т_j сигнала y₂ (фиг.3), r∈ {1,... ,i+1} есть ранг сигнала x^(r)∈^{{x_n+1, x₁,... ,x_i} (x(1)=min(x_n+1, x₁,... x_i),... ,x(i+1)=max(x_n+1, x₁,... x_i)); V_i0=x_i; W₀₀=x_n+1; Таким образом, при y₃=1 и y₃=0 селектор (фиг.1) на своем выходе воспроизводит соответственно операции}

и

где m=0,5(n+2) (m=0,5(n+1)) при четном (нечетном) n. Согласно (1.1) и (1.2), настройка селектора (фиг.1) на выделение из множества {x₁,... ,x_n+1} сигнала х^(r) любого заданного ранга r∈ {1,... ,m} либо r∈ {m+1,... ,n+1} может быть реализована, соответственно, если y₃=1 либо y₃=0 с помощью периодов сигнала y₂. При этом в предельном случае сигнал х^(r) пройдет через реляторов, в связи с чем максимальная погрешность селектора (фиг.1) при четном (нечетном) n определяется выражением Δ =1,5nδ (Δ =(1,5n-0,5)δ ), где δ есть погрешность релятора.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,... ,n+1} и обладает более высокой по сравнению с прототипом точностью.

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение точности при сохранении функциональных возможностей. Устройство содержит n реляторов, каждый из которых состоит из четырех замыкающих и четырех размыкающих ключей, четырех устройств выборки/хранения, дифференциального компаратора, булевого инвертора и булевого элемента “исключающее ИЛИ”. 3 ил.

Ранговый селектор, состоящий из n реляторов, каждый из которых содержит первый, третий, пятый и седьмой ключи, выполненные замыкающими, второй, четвертый, шестой и восьмой ключи, выполненные размыкающими, первое - четвертое устройства выборки/хранения, дифференциальный компаратор и булевый инвертор, причем в каждом реляторе первый - четвертый информационные и первый управляющий входы образованы соответственно входами первого - четвертого ключей и их входом управления, выходы первого, второго и выходы третьего, четвертого ключей соединены соответственно с информационным входом первого и информационным входом второго устройств выборки/хранения, входы записи которых объединены с входом булевого инвертора и образуют второй управляющий вход релятора, инвертирующий и неинвертирующий входы дифференциального компаратора соединены соответственно с объединенными выходом первого устройства выборки/хранения, входами пятого, восьмого ключей и объединенными выходом второго устройства выборки/хранения, входами шестого, седьмого ключей, выходы пятого, шестого и выходы седьмого, восьмого ключей соединены соответственно с информационным входом третьего и информационным входом четвертого устройств выборки/хранения, выходы которых являются соответственно первым и вторым выходами релятора, а входы записи подключены к выходу булевого инвертора, первый выход каждого релятора соединен с его первым информационным входом, второй выход каждого предыдущего релятора подключен к третьему информационному входу последующего релятора, а второй выход n-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами всех реляторов, отличающийся тем, что в каждый релятор дополнительно введен булевый элемент "исключающее ИЛИ", первый вход которого подключен к выходу дифференциального компаратора, второй вход является третьим управляющим входом релятора, а выход соединен с входом управления пятого - восьмого ключей, третьи управляющие входы всех реляторов объединены и образуют третий настроечный вход рангового селектора.