РАНГОВЫЙ СЕЛЕКТОР Российский патент 2004 года по МПК G06G7/25 

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др.

Известны ранговые селекторы (см., например, авт. св. СССР 1262531, кл. G 06 G 7/25, 1986 г.), которые выполняют селекцию сигнала только (n+1)-го ранга (наибольшего сигнала) из нескольких аналоговых сигналов x₁,... ,x_n+1.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных ранговых селекторов, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется селекция сигнала любого заданного ранга r∈ {2,... ,n+1}.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, ранговый селектор (фиг.1 в описании изобретения к патенту РФ 2172980, кл. G 06 G 7/25, 2001 г.), который содержит n реляторов и выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ {1,... ,n+1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в ранговом селекторе, содержащем n реляторов, каждый из которых содержит объединенные выходами первый и второй, объединенные выходами третий и четвертый, объединенные выходами пятый и шестой ключи, два устройства выборки/хранения, булевый инвертор и дифференциальный компаратор, а первый релятор дополнительно содержит объединенные выходами седьмой и восьмой ключи, причем в i-м реляторе четные и нечетные ключи выполнены соответственно размыкающими и замыкающими, неинвертирующий и инвертирующий входы дифференциального компаратора соединены соответственно с входом шестого ключа и объединенными выходом первого устройства выборки/хранения, входом пятого ключа, вход первого и вход второго ключей образуют соответственно первый и второй информационные входы i-го релятора, второй управляющий вход которого соединен с входом булевого инвертора и входом записи первого устройства выборки/хранения, подсоединенного информационным входом к выходу первого ключа, первый выход i-го релятора соединен с его первым информационным входом, второй выход каждого предыдущего релятора подключен к третьему информационному входу последующего релятора, а второй выход n-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого - n-го реляторов, особенность заключается в том, что в i-м реляторе вход третьего и вход четвертого ключей соединены соответственно с входом шестого и входом пятого ключей, вход управления третьего-шестого ключей соединен с выходом дифференциального компаратора, выход булевого инвертора подключен к входу записи второго устройства выборки/хранения, подсоединенного информационным входом и выходом соответственно к выходу пятого ключа и первому выходу i-го релятора, второй выход которого образован выходом третьего ключа, в первом реляторе третий, четвертый информационные и первый управляющий входы соединены соответственно с входом седьмого, входом восьмого ключей, подсоединенных выходами к входу третьего ключа, и входом управления первого, второго, седьмого, восьмого ключей, а в каждом реляторе, кроме первого, третий информационный и первый управляющий входы образованы соответственно входом третьего ключа и входом управления первого, второго ключей.

На фиг.1, фиг.2, фиг.3 и фиг.4 представлены соответственно схема предлагаемого рангового селектора, временные диаграммы сигналов настройки, схемы первого и i-гo реляторов, использованных при построении селектора (фиг.1).

Ранговый селектор содержит n реляторов 1₁,... ,1_n. Каждый релятор содержит первый, ... , шестой ключи 2₁,... ,2₆ (релятор 1₁ дополнительно содержит седьмой и восьмой ключи 2₇ и 2₈), первое и второе устройства выборки/хранения 3₁ и 3₂, дифференциальный компаратор 4, булевый инвертор 5, причем ключи 2₁, 2₃, 2₅, 2₇ и 2₃, 2₄, 2₆, 2₈ выполнены соответственно замыкающими и размыкающими, в реляторе 1_iпервый и второй информационные входы образованы соответственно входами ключей 2₁ и 2₂, выходы которых соединены с информационным входом устройства 3₁, подключенного входом записи к входу инвертора 5 и второму управляющему входу релятора 1_i, инвертирующий и неинвертирующий входы компаратора 4, подсоединенного выходом к входу управления ключей 2₃,... ,2₆, соединены соответственно с объединенными выходом устройства 3₁, входами ключей 2₄, 2₅ и объединенными входами ключей 2₃, 2₆, выходы ключей 2₃, 2₄ и 2₅, 2₆, соединены соответственно с вторым выходом релятора 1, и информационным входом устройства 3₂, подключенного входом записи и выходом соответственно к выходу инвертора 5 и первому выходу релятора 1_i, в реляторе 1₁ третий, четвертый информационные и первый управляющий входы соединены соответственно с входами ключей 2₇, 2₈, подсоединенных выходами к входу ключа 2₃, и входом управления ключей 2₂, 2₂, 2₇, 2₈, а в каждом реляторе, кроме первого, третий информационный и первый управляющий входы образованы соответственно входом ключа 2₃ и входом управления ключей 2₁, 2₂. Первый выход релятора 1_i соединен с его первым информационным входом, второй выход каждого предыдущего релятора подключен к третьему информационному входу последующего релятора, а второй выход релятора 1_n является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами реляторов 1₁,... ,1_n.

Работа предлагаемого рангового селектора осуществляется следующим образом. На вторые информационные входы реляторов 1₁,... ,1_n и четвертый информационный вход релятора 1₁ подаются подлежащие обработке аналоговые сигналы (напряжения) x₁,... ,x_n и х_n+1 соответственно; на третьем информационном входе релятора 1₁ фиксируется опорное напряжение х_min<x₁,... ,х_n+1; на первый, второй настроечные входы селектора подаются соответственно цифровые сигналы у₁,у₂∈_{{0,1} (фиг.2). При у2=1 (у2=0) устройства 31 и 32 работают соответственно в режимах выборки (хранения) и хранения (выборки). Если на входах управления ключей 21, 22, 27, 28; 21, 22 и 23,... ,26 присутствует логическая “1” (логический “0”), то ключи 21, 23, 25, 27 замкнуты (разомкнуты), а ключи 22, 24, 26, 28 разомкнуты (замкнуты). Следовательно, напряжения на выходах релятора 1iбудут определяться рекуррентными выражениями Vij=min(Vi(j-1), W(i-1)j); Wij=max(Vi(j-1), W(i-1)j), где есть номер периода Tj. сигнала у2 (фиг.2), k=i+2-r, r∈ {1,... ,i+1} есть ранг сигнала х^(r)({хn+1,х1,... ,хi} (х⁽¹⁾=min(хn+1,х1,... ,хi),... ,х⁽ⁱ⁺¹⁾=mах(хn+1,х1,... ,хi)); Vi0=xi; W01=xn+1; W02=... =W0(n+1)=xmin. Таким образом, селектор (фиг.1) на своем выходе воспроизводит операцию}

и содержит 6n+2 ключей, 2n устройств выборки/хранения, n дифференциальных компараторов и n булевых инверторов. Отметим, что в состав прототипа входят 8n ключей, 4n устройств выборки/хранения, n дифференциальных компараторов и n булевых инверторов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый ранговый селектор выполняет селекцию из n+1 аналоговых сигналов сигнала любого заданного ранга r∈ [1,... ,n+1} и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Изобретение относится к вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит n реляторов, каждый из которых состоит из ключей, двух устройств выборки/хранения, дифференциального компаратора, булевого инвертора. 4 ил.

Ранговый селектор, состоящий из n реляторов, каждый из которых содержит объединенные выходами первый и второй, объединенные выходами третий и четвертый, объединенные выходами пятый и шестой ключи, два устройства выборки/хранения, булевый инвертор и дифференциальный компаратор, а первый релятор дополнительно содержит объединенные выходами седьмой и восьмой ключи, причем в i-м () реляторе четные и нечетные ключи выполнены соответственно размыкающими и замыкающими, неинвертирующий и инвертирующий входы дифференциального компаратора соединены соответственно с входом шестого ключа и объединенными выходом первого устройства выборки/хранения, входом пятого ключа, вход первого и вход второго ключей образуют соответственно первый и второй информационные входы i-го релятора, второй управляющий вход которого соединен с входом булевого инвертора и входом записи первого устройства выборки/хранения, подсоединенного информационным входом к выходу первого ключа, первый выход i-гo релятора соединен с его первым информационным входом, второй выход каждого предыдущего релятора подключен к третьему информационному входу последующего релятора, а второй выход n-го релятора является выходом рангового селектора, первый и второй настроечные входы которого образованы соответственно объединенными первыми и объединенными вторыми управляющими входами первого-n-го реляторов, отличающийся тем, что в i-м реляторе вход третьего и вход четвертого ключей соединены соответственно с входом шестого и входом пятого ключей, вход управления третьего - шестого ключей соединен с выходом дифференциального компаратора, выход булевого инвертора подключен к входу записи второго устройства выборки/хранения, подсоединенного информационным входом и выходом соответственно к выходу пятого ключа и первому выходу i-го релятора, второй выход которого образован выходом третьего ключа, в первом реляторе третий, четвертый информационные и первый управляющий входы соединены соответственно с входом седьмого, входом восьмого ключей, подсоединенных выходами к входу третьего ключа, и входом управления первого, второго, седьмого, восьмого ключей, а в каждом реляторе кроме первого третий информационный и первый управляющий входы образованы соответственно входом третьего ключа и входом управления первого, второго ключей.