ОПТИЧЕСКИЙ ЦИФРОВОЙ СИГНАЛЬНЫЙ ПРОЦЕССОР "ВЕРБ-3" АЛЕКСАНДРА ВЕРБОВЕЦКОГО Российский патент 2005 года по МПК G06E1/00 G06F13/36 

Изобретение относится к цифровой обработке сигналов, компьютерным, связным и информационным технологиям различного класса и может быть использовано для создания для этих и других областей разнообразной оптоэлектронной аппаратуры, в том числе военной, ракетно-космической, экологической и бытовой. Цифровые сигнальные процессоры могут использоваться, например, для: сжатия данных в реальном времени; эхоподавления; мультиплексирования сигналов («вложения» нескольких сигналов с узким спектром в сигнал с более широким спектром); фильтрования сигналов; спектрального анализа; сотовых телефонов и оборудования базовых станций; эхолокации (радаров, сонаров); модемов.

Известен процессор общего назначения [1], содержащий блок управления внешней памятью, местную память, блок микропрограммного управления, блок управляющей памяти. Основным недостатком данной структуры является недостаточно высокое быстродействие процессоров из-за относительно невысокой скорости передачи сигналов между блоками процессора, сложность, а также отсутствие специализированных функций цифровой обработки сигналов.

Наиболее близким к предлагаемому устройству является цифровой сигнальный процессор [2], содержащий генераторы адреса, управление программой, память, управление выключением питания, программируемый ввод/вывод и флаги, арифметические устройства, последовательные порты, шины адресов и данных, внешние шины, контроллер прямого доступа. Основным недостатком данной структуры является недостаточно высокое быстродействие процессора из-за относительно невысокой скорости передачи сигналов между его блоками, а также наличие только одной специализированной функций цифровой обработки сигналов.

Техническим результатом является повышение производительности, помехозащищенности, надежности процессора, а также расширение его функциональных возможностей за счет выполнения множества специализированных функций цифровой обработки сигналов.

Это достигается тем, что в оптический цифровой сигнальный процессор «ВЕРБ-3» Александра ВЕРБОВЕЦКОГО, содержащий блок модификации адреса, блок управления выполнением программы, блок местной памяти, содержащий узел памяти программ и узел памяти данных, блок управления вводом/выводом и флагами, блок внешнего ввода/вывода, содержащий внешнюю шину адреса, внешнюю шину данных, контроллер прямого доступа, блок оптических портов, содержащий узлы оптических портов, блок синхронизации, операционный блок, содержащий арифметико-логический узел, узел умножителей, узел сдвига, введены оптическая общая системная шина, оптическая общая шина местной памяти, оптическая общая шина блока внешнего ввода/вывода, оптическая общая операционная шина, оптическая общая портовая шина, местные шины ввода/вывода, оптические блоки ввода/вывода, оптические шины ввода/вывода, оптические блоки дешифраторов входных/выходных сигналов, местные шины связи с общей системной шиной, блок оптических портов, узел делителей, узел вычисления корней, корреляционный узел, векторный узел, матричный узел, причем входы/выходы каждого блока модификатора адреса, блока управления выполнением программы, блока местной памяти, блока управления вводом/выводом и флагами, блока внешнего ввода/вывода, операционного блока, блока оптических портов, блока синхронизации через соответствующие последовательно расположенные и связанные между собой местную шину ввода/вывода, оптический блок ввода/вывода, оптическую шину ввода/вывода, оптический блок дешифраторов входных/выходных сигналов, местную шину связи с общей системной шиной оптически связаны с оптической общей системной шиной, в блоке местной памяти местные шины ввода/вывода через оптическую общую шину местной памяти связаны соответственно с узлами памяти программ и узлами памяти данных, в блоке внешнего ввода/вывода местные шины ввода/вывода через оптическую общую шину блока внешнего ввода/вывода связаны соответственно с внешней шиной адреса и внешней шиной данных, в операционном блоке местные шины ввода/вывода через оптическую общую операционную шину связаны соответственно с арифметико-логическим узлом, узлом умножителей, узлом делителей, узлом вычисления корней, корреляционным узлом, узлом сдвига, векторным узлом, матричным узлом, в блоке оптических портов местные шины ввода/вывода через оптическую общую портовую шину связаны с соответствующими узлами оптических портов.

А также тем, что оптическая общая системная шина оптического цифрового сигнального процессора «ВЕРБ-3» Александра Вербовецкого по п.1, содержит одну единственную оптическую магистраль.

А также тем, что оптическая общая системная шина оптического цифрового сигнального процессора «ВЕРБ-3» Александра Вербовецкого по п.1 содержит оптические магистрали адресов и оптические магистрали данных.

А также тем, что в оптическом цифровом сигнальном процессоре «ВЕРБ-3» Александра Вербовецкого по п.1, узлы операционного блока, узлы блока местной памяти, узлы блока оптических портов, внешние шины адреса и данных и контроллер прямого доступа блока внешнего ввода/вывода имеют оптоэлектронное или оптическое выполнение.

Данная совокупность существенных признаков и связей между ними позволяет получить устройство, обладающее более чем в 1000 раз большей производительностью, помехозащищенностью и надежностью и более широкими функциональными возможностями за счет увеличения сигнальных функций.

Сущность изобретения заключается в том, что на основе использования оптических методов передачи сигналов и создания оптоэлектронной аппаратуры, использующей системы оптических шин, оригинальных схем оптического ввода/вывода сигналов, оригинальной структуры процессора, использования в нем множества элементарных операционных блоков, создана архитектура оптического цифрового сигнального процессора «ВЕРБ-3» Александра ВЕРБОВЕЦКОГО, позволяющая существенно повысить производительность, помехозащищенность, надежность процессора и различной аппаратуры, построенной на его основе, а также расширить его функциональные возможности за счет возможности выполнения множества сигнальных функций.

Таким образом, предложенный оптический цифровой сигнальный процессор «ВЕРБ-3» Александра ВЕРБОВЕЦКОГО обладает свойствами, не присущими известным устройствам. Это объясняется новой совокупностью существенных признаков и новыми связями, изложенными выше.

Сравнение предлагаемого устройства с известными свидетельствует о соответствии его критерию «новизна», а отсутствие в аналогах отличительных признаков предлагаемого устройства - о соответствии критерию «изобретательский уровень».

На чертеже приведена функциональная схема оптического цифрового сигнального процессора «ВЕРБ-3» Александра ВЕРБОВЕЦКОГО.

Оптический цифровой сигнальный процессор «ВЕРБ-3» Александра ВЕРБОВЕЦКОГО содержит: блок модификатора адреса 1, имеющий местные шины ввода/вывода 1-1, оптические блоки ввода/вывода 1-2, оптические шины ввода/вывода 1-3, оптические блоки дешифраторов входных/выходных сигналов 1-4, местные шины связи с общей системной шиной 1-5; блок управления выполнением программы 2, имеющий местные шины ввода/вывода 2-1, оптические блоки ввода/вывода 2-2, оптические шины ввода/вывода 2-3, оптические блоки дешифраторов входных/выходных сигналов 2-4, местные шины связи с общей системной шиной 2-5; блок местной памяти 3, содержащий узел памяти программ 3-П, узел памяти данных 3-Д, и оптическую общую шину местной памяти 3-Ш, имеющий местные шины ввода/вывода 3-1, оптические блоки ввода/вывода 3-2, оптические шины ввода/вывода 3-3, оптические блоки дешифраторов входных/выходных сигналов 3-4, местные шины связи с общей системной шиной 3-5; блок управления вводом/выводом и флагами 4, имеющий местные шины ввода/вывода 4-1, оптические блоки ввода/вывода 4-2, оптические шины ввода/вывода 4-3, оптические блоки дешифраторов входных/выходных сигналов 4-4, местные шины связи с общей системной шиной 4-5; блок внешнего ввода/вывода 5, содержащий внешнюю шину адреса 5-А, внешнюю шину данных 5-Д, контроллер прямого доступа 5-К, оптическую общую шину блока внешнего ввода/вывода 5-Ш, имеющий местные шины ввода/вывода 5-1, оптические блоки ввода/вывода 5-2, оптические шины ввода/вывода 5-3, оптические блоки дешифраторов входных/выходных сигналов 5-4, местные шины связи с общей системной шиной 5-5; операционный блок 6, содержащий арифметико-логический узел 6-А, узел умножителей 6-У, узел делителей 6-Д, узел вычисления корней 6-ВК, корреляционный узел 6-К, узел сдвига 6-С, векторный узел 6-В, матричный узел 6-М, оптическую общую операционную шину 6-Ш, имеющий местные шины ввода/вывода 6-1, имеющий оптические блоки ввода/вывода 6-2, оптические шины ввода/вывода 6-3, оптические блоки дешифраторов входных/выходных сигналов 6-4, местные шины связи с общей системной шиной 6-5; блок оптических портов 7, содержащий узлы оптических портов 7-Х и 7-У, имеющий внутреннюю оптическую магистраль ввода/вывода сигналов процессора 7-1, оптические блоки ввода/вывода в процессор 7-2, оптические шины ввода/вывода 7-3, оптические блоки дешифраторов входных/выходных сигналов 7-4, местные шины связи с общей системной шиной 7-5; блок синхронизации 8, имеющий местные шины ввода/вывода 8-1, оптические блоки ввода/вывода 8-2, оптические шины ввода/вывода 8-3, оптические блоки дешифраторов входных/выходных сигналов 8-4, местные шины связи с общей системной шиной 8-5; оптическую общую системную шину 9, содержащую оптические шины адресов узла памяти программ и узла памяти данных 9-1 и оптические шины данных узла памяти программ и узла памяти данных 9-2.

Блок модификатора адреса 1 служит для вычисления нового адреса после считывания ячейки памяти, то есть обеспечивает в процессоре косвенную адресацию, и может состоять, например, из двух модификаторов адресов, которые производят одновременное обращение к памяти программ и памяти данных. После считывания ячейки памяти каждый модификатор может автоматически модифицировать их адреса. Модификаторы адресов могут выполнять модульную адресную арифметику, для чего могут содержать три группы регистров: регистры модификации, служащие для постинкремента адреса; регистра индекса, предназначенные для косвенной адресации, и регистры длины буфера, при нулевом значении которых используются обычные линейные буфера, а при не нулевом значении этих регистров будет осуществляться циклическая адресация. Например, при кольцевой адресации, при которой по достижении конца буфера адрес автоматически устанавливается на начало, легко обеспечивается организация списков вида: первый пришел - первый вышел или последний пришел - первый вышел, которые значительно облегчают организацию ввода/вывода. Блок модификатора адреса 1 может иметь электронное, оптоэлектронное и оптическое выполнение.

Местные шины ввода/вывода 1-1 служат для передачи электрических или оптических сигналов, могут содержать магистрали адресов, данных и управления, имеющие в зависимости от варианта передаваемых сигналов, в качестве проводящей среды, например, металлические проводники, один, несколько или матрицу световодов (волоконных и/или интегральных) или свободное пространство.

Оптические блоки ввода/вывода 1-2, служат для согласования и, в случае необходимости, преобразования входных/выходных электронных или оптических сигналов в оптические или электрические в соответствии с типом выполнения блока 1. Для преобразования входных электронных сигналов в оптические эти блоки могут быть выполнены, например, в виде линеек или матриц лазерных диодов, каждый из которых излучает, например, на своей длине волны λ_i, где i=1, 2, 3...р, при этом р - максимальное число сигналов, передаваемых параллельным кодом, а при передаче сигналов последовательно-параллельным кодом последовательные оптические сигналы передаются, например, каждым лазерным диодом на различных длинах волн λ_j (где j=1, 2, 3...s, s - максимальное число сигналов, передаваемых последовательным кодом), отличных от длин волн оптических сигналов, которые передаются параллельным кодом. Если на входы блока 1-2 поступают оптические сигналы; то на их входах дополнительно могут располагаться линейки или матрицы фотоприемников.

Оптические шины ввода/вывода 1-3 служат для передачи оптических сигналов и могут содержать магистрали адресов, данных и магистрали управления, имеющие в качестве передающей среды, например, один, несколько или матрицы световодов (волоконные и/или интегральные) или свободное пространство.

Оптические блоки дешифраторов входных/выходных сигналов 1-4 служат для выделения определенной группы спектральных оптических сигналов из множества групп спектральных оптических сигналов, распространяющихся по оптической общей системной шине 9, которые соответствуют блоку 1. Блок 1-4 может быть выполнен, например, на основе световодной (волоконной и/или интегральной) оптики с использованием дифракционных решеток или спектральных фильтров, мультиплексоров, демультиплексоров.

Местная шина связи с оптической общей системной шиной 1-5 служит для передачи оптических сигналов в/из оптической системной шины 9 от/к блоку 1 и может состоять из одной магистрали или содержать магистрали адресов, данных и управления. Магистрали могут быть выполнены в виде одного, нескольких или матриц световодов (волоконных и/или интегральных) или свободного пространства.

Блок управления выполнением программы 2 организует поток адресов инструкций и позволяет гибко управлять выполнением программы. Он позволяет последовательно выполнять инструкции, организовывать циклы, осуществлять сложный контроль прерываний, производить переходы и вызовы подпрограмм (как условные, так и безусловные). Блок 2 может осуществлять выбор адреса команды, например, из: счетчика команд (в случае последовательного выполнения программы или по завершении цикла), стека команд (при возврате из подпрограммы или из обработчика прерывания, а также при возврате в начало цикла); регистра инструкций (при выполнении прямого перехода - адрес перехода закодирован в теле инструкции); контроллера прерываний (при обслуживании прерывания - переход на соответствующий обработчик); блок модификации адресов (при косвенной адресации). Блок управления выполнением программы 2 управляет работой блоков процессора и некоторыми процедурами каналов ввода/вывода, формируя микропрограммы, которые хранятся в управляющей памяти. При этом согласно микрокоманде он выдает управляющие сигналы в соответствующие блоки процессора, формирует адрес следующей микрокоманды и обрабатывает прерывание микропрограмм. При прерывании микропрограммы в блоке запоминается адрес следующей подлежащей выполнению микрокоманды. Блок 2 может иметь электронное, оптоэлектронное или оптическое выполнение.

Шины 2-1, 2-3, 2-5 имеют то же назначение и выполнение, что и аналогичные шины 1-1, 1-3, 1-5.

Блоки 2-2, 2-4 имеют тоже назначение и выполнение, что и аналогичные блоки 1-2, 1-4.

Блок местной памяти 3 процессора содержит узел памяти программ 3-П и узел памяти данных 3-Д и предназначен, например, для хранения операндов и результатов операций, значения базовых адресов и индексов, данных блока восстановления и диагностики, управляющих слов активных подканалов. Блок местной памяти 3 осуществляет кэширование команд и данных и обеспечивает согласование пропускных способностей внешней к процессору памяти и операционного блока (для реализации в процессоре производительности равной производительности его операционных блоков) и может состоять из нескольких модулей кэш-памяти. Блок 3 может иметь, например, электронное, оптоэлектронное или оптическое выполнение.

Шины 3-1, 3-3, 3-5 имеют тоже назначение и выполнение, что и аналогичные шины 1-1, 1-3, 1-5.

Блоки 3-2, 3-4 имеют тоже назначение и выполнение, что и аналогичные блоки 1-2, 1-4.

Блок управления вводом/выводом и флагами 4 предназначен для осуществления динамического обмена данными между процессором и внешней по отношению к процессору памятью, в состав блока могут входить памяти ключей защиты, сверхоперативная память, память многоабонентного доступа, блок динамического преобразования адресов при реализации виртуальной памяти. Блок 4 может быть выполнен из электронных, оптоэлектронных и оптических компонент.

Шины 4-1, 4-3, 4-5 имеют тоже назначение и выполнение, что и аналогичные шины 1-1, 1-3, 1-5.

Блоки 4-2, 4-4 имеют тоже назначение и выполнение, что и аналогичные блоки 1-2, 1-4.

Блок внешнего ввода/вывода 5, содержащий внешнюю шину адреса 5-А, внешнюю шину данных 5-Д, контроллер прямого доступа 5-К, общую шину блока внешнего ввода/вывода 5-Ш, служит для передачи электрических или оптических сигналов из внешних по отношению к процессору устройств в/из процессора. В зависимости от передаваемых по шинам сигналов в качестве их передающей среды могут использоваться либо металлические проводники, либо один, несколько или матрицы световодов (волоконных и/или интегральных) или свободное пространство.

Шины 5-1, 5-3, 5-5 имеют тоже назначение и выполнение, что и аналогичные шины 1-1, 1-3, 1-5.

Блоки 5-2, 5-4 имеют тоже назначение и выполнение, что и аналогичные блоки 1-2, 1-4.

Операционный блок 6, содержащий арифметико-логический узел 6-А, узел умножителей 6-У, узел делителей 6-Д, узел вычисления корней 6-ВК, корреляционный узел 6-К, узел сдвига 6-С, векторный узел 6-В, матричный узел 6-М, служит для выполнения математических и поисковых операций. Блок 6 может иметь электронное, оптоэлектронное и оптическое выполнение. Оптическое выполнение операционных узлов блока 6 описано в [3, 4].

Блок оптических портов 7, содержащий узлы оптических портов 7-Х и 7-У, предназначен для ввода и вывода данных и результатов обработки в виде оптических сигналов и может быть выполнен в виде оптических разъемов.

Внутренняя оптическая магистраль ввода/вывода сигналов процессора 7-1 служат для передачи оптических сигналов из внешних по отношению к процессору устройств в оптическую матричную общую системную шину процессора и может содержать одну магистраль или магистрали адресов, данных и управления, имеющие в качестве передающей среды, например, один несколько или матрицы световодов (волоконных и/или интегральных) или свободное пространство.

Оптический блок ввода/вывода сигналов в процессор 7-2 служит для согласования внешних по отношению к процессору сигналов с оптическими сигналами передаваемыми по оптической общей системной шине процессора и может иметь выполнение аналогичное блоку 1-2.

Оптические шины ввода/вывода 7-3, 7-5 имеют тоже выполнение, что и 1-3, 1-5.

Оптический блок дешифраторов входных/выходных сигналов 7-4, имеют тоже назначение и выполнение, что и блок 1-4.

Блок синхронизации 8 предназначен для синхронизации работы блоков и узлов процессора и может иметь электронное, оптоэлектронное и оптическое выполнение.

Шины ввода/вывода 8-1, 8-3, 5-5 имеют тоже назначение и выполнение, что и аналогичные шины 1-1, 1-3, 1-5.

Блоки ввода/вывода 8-2, 8-4, имеют тоже назначение и выполнение, что и аналогичные блоки 1-2, 1-4.

Оптический цифровой сигнальный процессор «ВЕРБ-3» Александра ВЕРБОВЕЦКОГО работает следующим образом.

Входная/выходная для процессора ВЕРБ-3 информация и управляющие сигналы в оптическом или электрическом виде передаются из/во внешних(е) устройств(а) через блок внешнего ввода/вывода 5, местные шины ввода/вывода 5-1, оптические блоки ввода/вывода 5-2, оптические шины ввода/вывода 5-3, оптические блоки дешифраторов входных/выходных сигналов 5-4, местные шины связи с общей системной шиной 5-5 в/из оптическую(ой) общую(ей) системную(ой) шину(ы) 9 оптическими сигналами со спектральным или временным уплотнением.

Каждый из передающих информацию: блоков 1-8 процессора, передает ее в виде электронных или оптических сигналов, которые через соответствующие шины 1-1, 1-3, 1-5...8-1, 8-3, 8-5 и блоки 1-2, 1-4... 8-2, 8-4 поступают в оптическую общую системную шину 9 в виде спектральных оптических сигналов со спектральным или временным уплотнением.

Спектральные оптические сигналы от всех передающих блоков 1-8 одновременно со спектральным уплотнением распространяются по оптической общей системной шине 9 и поступают во все входные местные оптические шины 1-5...8-5.

В каждом из принимающих информацию блоков 1-8, оптические блоки дешифраторов 1-4...8-4 настраиваются управляющими сигналами на пропускание групп спектральных оптических сигналов, передаваемых от соответствующих передающих информацию блоков, с которыми они производят сеанс связи. Затем выделенные этими блоками дешифрации оптические сигналы в данном принимающем канале преобразуются и поступают на обработку в соответствующие блоки 1-8.

Следует отметить, что передача информации по всем шинам системы может производиться сигналами, как только со спектральным уплотнением, так и одновременно со спектральным и временным уплотнением, а сеансы связи всех блоков системы могут осуществляться как одновременно, так и группами с разделением во времени.

Использование изобретения позволит увеличить более чем в 1000 раз производительность сигнального процессора, помехозащищенность и надежность, а также позволит расширить его функциональные возможности за счет выполнения множества сигнальных функций.

Такие оптические процессоры ВЕРБ-3 Александра ВЕРБОВЕЦКОГО могут широко применяться в разнообразной радиоэлектронной аппаратуре военного, ракетно-космического, экологического и бытового назначения как наземного, так и бортового базирования.

ЛИТЕРАТУРА

1. Вербовецкий А.А. Основы компьютерных технологий & персональные ПК, Москва, АЛЕКС, 2003 г., с.314 (с.128).

2. Чугунов Н. Такие незаметные и незаменимые. CHIP+CD, 08.2001 г., с.52-57 (с.55).

3. Вербовецкий А.А. Современные методы создания оптической цифровой вычислительной техники. Зарубежная радиоэлектроника. Успехи современной радиоэлектроники, -1999, №6, с.12-51.

4. Вербовецкий А.А. Оптические цифровые ассоциативные информационные технологии. Книга 2, - Москва.: АЛЕКС, 2003 г., 100 с.

Изобретение относится к компьютерной технике. Техническим результатом является повышение производительности процессора, помехозащищенности и отказоустойчивости, а также расширение функциональных возможностей устройства. Процессор содержит системы оптических шин, блоки ввода/вывода, оптические блоки дешифрации входных/выходных сигналов, операционный блок, блок местной памяти, блок управления вводом/выводом, блок внешнего ввода/вывода, блок оптических портов, блок синхронизации, блок модификации адреса, блок управления выполнением программы. 4 з.п. ф-лы, 1 ил.

1. Оптический цифровой сигнальный процессор, содержащий блок модификации адреса, блок управления выполнением программы, блок местной памяти, содержащий узел памяти программ и узел памяти данных, блок управления вводом/выводом и флагами, блок внешнего ввода/вывода, содержащий внешнюю шину адреса, внешнюю шину данных, контроллер прямого доступа, блок оптических портов, содержащий узлы оптических портов, блок синхронизации, операционный блок, содержащий арифметико-логический узел, узел умножителей, узел сдвига, отличающийся тем, что в процессор введены оптическая общая системная шина, оптическая общая шина местной памяти, оптическая общая шина блока внешнего ввода/вывода, оптическая общая операционная шина, оптическая общая портовая шина, местные шины ввода/вывода, оптические блоки ввода/вывода, оптические шины ввода/вывода, оптические блоки дешифраторов входных/выходных сигналов, местные шины связи с общей системной шиной, блок оптических портов, узел делителей, узел вычисления корней, корреляционный узел, векторный узел, матричный узел, причем входы/выходы каждого блока модификатора адреса, блока управления выполнением программы, блока местной памяти, блока управления вводом/выводом и флагами, блока внешнего ввода/вывода, операционного блока, блока оптических портов, блока синхронизации через соответствующие последовательно расположенные и связанные между собой местную шину ввода/вывода, оптический блок ввода/вывода, оптическую шину ввода/вывода, оптический блок дешифраторов входных/выходных сигналов, местную шину связи с общей системной шиной оптически связаны с оптической общей системной шиной, в блоке местной памяти местные шины ввода/вывода через оптическую общую шину местной памяти связаны соответственно с узлами памяти программ и узлами памяти данных, в блоке внешнего ввода/вывода местные шины ввода/вывода через оптическую общую шину блока внешнего ввода/вывода связаны соответственно с внешней шиной адреса и внешней шиной данных, в операционном блоке местные шины ввода/вывода через оптическую общую операционную шину связаны соответственно с арифметико-логическим узлом, узлом умножителей, узлом делителей, узлом вычисления корней, корреляционным узлом, узлом сдвига, векторным узлом, матричным узлом, в блоке оптических портов местные шины ввода/вывода через оптическую общую портовую шину связаны с соответствующими узлами оптических портов.2. Оптический цифровой сигнальный процессор по п.1, отличающийся тем, что оптическая общая системная шина содержит одну единственную оптическую магистраль.3. Оптический цифровой сигнальный процессор по п.1, отличающийся тем, что оптическая общая системная шина содержит оптические магистрали адресов и оптические магистрали данных.4. Оптический цифровой сигнальный процессор по п.1, отличающийся тем, что оптические общие шины операционного блока, блока местной памяти, блока оптических портов, блока внешнего ввода/вывода содержат одну единственную оптическую магистраль или раздельные оптические магистрали адресов и оптические магистрали данных.5. Оптический цифровой сигнальный процессор по п.1, отличающийся тем, что узлы операционного блока, узлы блока местной памяти, узлы блока оптических портов, внешние шины адреса и данных и контроллер прямого доступа блока внешнего ввода/вывода имеют оптоэлектронное или оптическое выполнение.