СИНТЕЗАТОР ЧАСТОТЫ Российский патент 2006 года по МПК H03L7/16 

Изобретение относится к радиотехнике, а именно к устройствам формирования колебаний с частотой, изменяющейся в соответствии со значением цифрового кода управления, и может быть использовано для формирования частотно-модулированных колебаний.

Из множества известных схем синтезаторов частоты наиболее близким к заявленному изобретению является синтезатор, содержащий последовательно соединенные опорный генератор, делитель частоты, фазовый детектор, фильтр нижних частот и управляемый генератор; делитель частоты с переменным коэффициентом деления, выход и управляющие входы которого соединены соответственно с другим входом фазового детектора и соответствующими выходами блока управления; n последовательно соединенных блоков преобразования частоты, каждый из которых выполнен из последовательно включенных коммутатора, первого смесителя, второго смесителя и делителя частоты на два; первый, второй и третий источники гетеродинного напряжения. При этом первый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродинного напряжения, управляющие входы всех коммутаторов подключены к соответствующим выходам блока управления, первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подсоединены к выходу третьего источника гетеродинного напряжения, в каждом из n блоков преобразования частоты второй вход второго смесителя подключен к выходу управляемого генератора, а выход делителя частоты на два n-го блока преобразования частоты соединен с сигнальным входом делителя частоты с переменным коэффициентом деления (патент РФ №1042187, 1983, МПК Н 03 L 7/16).

В частном случае описанный синтезатор частоты может иметь n последовательно включенных блоков преобразования частоты, количество которых равно числу двоичных разрядов управляющего кода, а вместо делителя частоты с переменным коэффициентом деления - делитель частоты с постоянным коэффициентом деления, который может быть назван «вторым делителем частоты».

Причина, препятствующая достижению указанного ниже технического результата при использовании описанного синтезатора частоты, заключается в следующем. В момент изменения значения управляющего кода одновременно с изменением частоты гетеродинного напряжения, поступающего на входы первых смесителей в блоках преобразования частоты, меняется скачкообразно и фаза этого напряжения, причем это изменение может иметь случайное значение в пределах ±180°. При этом происходит скачкообразное изменение фазы выходного напряжения блоков преобразования частоты и, как следствие этого, образование разности фаз входных напряжений фазового детектора, что в свою очередь приводит к возникновению переходного процесса в петле фазовой автоподстройки частоты (ФАПЧ) при каждом изменении управляющего кода. Это является причиной снижения быстродействия синтезатора и качества синтеза частоты, т.к. интенсивность и длительность переходного процесса определяют уровень, спектр и продолжительность существования побочных составляющих синтезируемого напряжения.

Задачей, на решение которой направлено заявленное изобретение, является повышение быстродействия синтезатора частоты и уменьшение уровня побочных составляющих синтезируемого напряжения.

Указанный технический результат достигается тем, что в известный синтезатор частоты, содержащий блок управления, первый, второй и третий источники гетеродинных напряжений, последовательно соединенные опорный генератор, первый делитель частоты, фазовый детектор, первый фильтр нижних частот и управляемый генератор, а также второй делитель частоты, выход которого соединен со вторым входом фазового детектора, и n последовательно соединенных блоков преобразования частоты, каждый из которых выполнен из последовательно включенных коммутатора, первого смесителя, второго смесителя и делителя частоты на два, причем первый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродинного напряжения, управляющие входы всех коммутаторов подключены к соответствующим выходам блока управления, первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подсоединены к выходу третьего источника гетеродинного напряжения, второй вход второго смесителя в каждом из n блоков преобразования частоты подключен к выходу управляемого генератора, а выход делителя частоты на два n-го блока преобразования частоты соединен с входом второго делителя частоты, согласно изобретению введены первая фазосдвигающая цепь, вход которой подключен к выходу второго источника гетеродинного напряжения, вторая фазосдвигающая цепь, вход которой подключен к выходу третьего источника гетеродинного напряжения, и последовательно соединенные смеситель гетеродинных напряжений, второй фильтр нижних частот, усилитель-ограничитель, формирователь коротких импульсов и формирователь импульсов форсирования, при этом выходы первой и второй фазосдвигающих цепей подключены к первому и второму входам смесителя гетеродинных напряжений, выход формирователя импульсов форсирования соединен со вторым входом первого фильтра нижних частот, а выход формирователя коротких импульсов подключен также к каждому из n входов синхронизации блока управления.

Введенные в схему синтезатора частоты элементы и новые функциональные связи между элементами обеспечивают синхронизацию моментов смены управляющего кода с моментами равенства фаз коммутируемых гетеродинных напряжений, благодаря чему снижается интенсивность переходных процессов в петле ФАПЧ и уменьшается время, в течение которого она падает до допустимого уровня, а за счет импульсного регулирования полосы пропускания петли ФАПЧ достигается дополнительное подавление паразитных колебаний в спектре выходного напряжения управляемого генератора. Все это в совокупности обеспечивает повышение качества синтеза частоты и быстродействия устройства.

Изобретение поясняется чертежом, на котором изображена структурная схема заявленного синтезатора частоты.

Синтезатор частоты содержит последовательно включенные опорный генератор 1, первый делитель частоты 2, фазовый детектор (ФД) 3, первый фильтр нижних частот (ФНЧ) 4 и управляемый генератор 5, выход которого является выходом устройства; второй делитель частоты 6, выход которого подключен ко второму входу ФД 3; блок управления 7; первый 8, второй 9 и третий 10 источники гетеродинных напряжений (ИГН); n последовательно соединенных идентичных блоков преобразования частоты (БПЧ) 11, каждый из которых содержит последовательно включенные коммутатор 12, первый смеситель 13, второй смеситель 14 и делитель частоты на два 15, причем в первом БПЧ (11-1) второй вход первого смесителя 13 подключен к выходу первого ИГН 8, первый и второй сигнальные входы коммутатора 12 во всех БПЧ (11-1...11-n) подключены к выходам соответственно второго 9 и третьего 10 ИГН, управляющий вход коммутатора 12 каждого БПЧ (11-1...11-n) подсоединен к соответствующему выходу блока управления 7, вторые входы вторых смесителей 14 всех БПЧ (11-1...11-n) подключены к выходу управляемого генератора 5, выходом каждого БПЧ (11-1...11-n) является выход делителя частоты на два 15, который соединен со вторым входом первого смесителя 13 следующего БПЧ (11-2...11-n), а у последнего БПЧ (11-n) - с входом второго делителя частоты 6. Синтезатор частоты содержит также первую фазосдвигающую цепь 16, вторую фазосдвигающую цепь 17 и последовательно включенные смеситель гетеродинных напряжений (СГН) 18, второй ФНЧ 19, усилитель-ограничитель 20, формирователь коротких импульсов 21 и формирователь импульсов форсирования 21. При этом первая фазосдвигающая цепь 16 включена между первым входом СГН 18 и выходом второго ИГН 9, вторая фазосдвигающая цепь 17 включена между вторым входом СГН 18 и выходом третьего ИГН 10, выход формирователя импульсов форсирования 22 подключен ко второму входу (управляющему) первого ФНЧ 4, а выход формирователя коротких импульсов 21 соединен также со всеми n входами синхронизации блока управления 7.

Элементы и блоки, входящие в состав структурной схемы описанного синтезатора частоты, выполнены и функционируют по известным правилам. Например, блок управления 7 может быть выполнен в виде датчика двоичного кода, на выходе которого включен n-разрядный статический регистр. Выходы всех разрядов этого регистра являются выходами блока управления, а входы записи состояния каждого из разрядов регистра - входами синхронизации блока управления 7.

Синтезатор частоты работает следующим образом.

Частоты F₁, F₂ и F₃ напряжений на выходе соответственно первого 8, второго 9 и третьего 10 ИГН имеют фиксированные значения, выбранные в соответствии со следующими соотношениями:

F₁=K·F; F₂=F₁+f₀; F₃=F₂+F,

где F - частота на выходе первого делителя частоты 2;

f₀ - номинальная частота управляемого генератора 5 при нулевом значении управляющего кода;

К - коэффициент деления второго делителя частоты 6.

Замкнутая цепь, образованная фазовым детектором ФД 3, первым ФНЧ 4, управляемым генератором 5, блоками преобразования частоты БПЧ 11-1...11-n и вторым делителем частоты 6, является петлей ФАПЧ, которая в установившемся состоянии поддерживает такое значение частоты f управляемого генератора 5, при которой частоты обоих входных напряжений ФД 3 одинаковы и, следовательно, имеют значение F (частота опорного напряжения, поступающего на первый вход ФД 3 с выхода первого делителя частоты 2). Значение частоты f определяется при этом работой БПЧ 11-1...11-n, управляемых сигналами цифрового кода, поступающими из блока управления 7. В каждом из БПЧ 11-1...11-n на выходе первого смесителя 13 выделяется напряжение суммарной, а на выходе второго смесителя 14 - напряжение разностной частоты своих входных напряжений. Для первого БПЧ 11-1 первое входное напряжение первого смесителя 13 поступает с выхода первого источника гетеродинного напряжения ИГН 8 с частотой F₁. Второе входное напряжение на этот смеситель подается с коммутатора 12, который пропускает на свой выход напряжение второго ИГН 9 с частотой F₂ или третьего ИГН 10 с частотой F₃ в зависимости от уровня входного управляющего сигнала, поступающего с выхода блока управления 7. При нулевом значении управляющего кода коммутатор 12 пропускает на свой выход напряжение второго ИГН 9 с частотой F₂, а при единичном значении - напряжение третьего ИГН 10 с частотой F₃. Выходное напряжение второго смесителя 14 через делитель частоты на два 15 поступает на выход БПЧ 11-1 и используется в качестве входного напряжения первого смесителя следующего БПЧ 11-2, выходное напряжение делителя на два 15 которого используется в качестве входного напряжения следующего БПЧ 11-3 и т.д. Напряжение с выхода делителя частоты на два 15 последнего БПЧ 11-n подается на вход второго делителя частоты 6, который делит частоту на постоянный коэффициент К и выдаст соответствующее напряжение на второй вход ФД 3.

Не трудно заметить, что в данной схеме петли ФАПЧ при выбранных значениях частот F₁=К·F и F₂=F₁+f₀ частота выходного напряжения управляемого генератора 5 f=f₀ при нулевом значении управляющего кода, когда коммутаторы 12 всех БПЧ 11-1...11-n пропускают напряжение второго ИГН 9 с частотой F₂. Действительно, только в этом случае частота напряжения на выходе первого БПЧ 11-1 получается равной частоте входного напряжения первого смесителя 13 (F₁):

,

а это означает, что такую же частоту будет иметь выходное напряжение второго, третьего и всех последующих БПЧ 11. Частота выходного напряжения второго делителя частоты 6 будет иметь значение , что соответствует установившемуся состоянию петли ФАПЧ.

При изменении с 0 на 1 значения первого (младшего) разряда управляющего кода на первый вход первого смесителя 13 первого БПЧ 11-1 через коммутатор 12 начинает поступать напряжение от третьего ИГН 10 с частотой F₃=F₂+F. В результате этого частота f управляемого генератора 5 получает некоторое приращение δ₁ относительно номинального значения f₀. При этом частоты напряжений на выходах БПЧ 11-1...11-n будут иметь следующие значения:

;

;

;

и т.д.

После установления петли ФАПЧ частота напряжения на выходе второго делителя частоты 6 равна:

, откуда .

Если 0 на 1 изменяется во втором или последующих разрядах управляющего кода, то приращение частоты f соответственно будет иметь значения: δ₂=2δ₁; δ₃=2²δ₁ и т.д. Замена 0 на 1 в последнем разряде управляющего кода создает сдвиг частоты , а замена 0 на 1 во всех разрядах управляющего кода соответствует сдвигу частоты f на F.

Для предотвращения скачков фазы выходных напряжений БПЧ 11 при смене значений управляющего кода в настоящем синтезаторе частоты предусмотрена синхронизация моментов изменения (переключения) управляющего кода. Эта синхронизация осуществляется напряжением, образующимся в результате биений частот F₂ и F₃ гетеродинных напряжений соответственно второго 9 и третьего 10 ИГН. Напряжение с частотой биений, равной разности F₂-F₃, образуется в смесителе гетеродинных напряжений 18, проходит через второй ФНЧ 19, усиливается и ограничивается по амплитуде в усилителе-ограничителе 20 и преобразуется в короткие импульсы в формирователе 21. Эти короткие импульсы поступают в блок управления 7 и в формирователь импульсов форсирования 22. Сдвиги фаз гетеродинных напряжений, создаваемые первой 16 и второй 17 фазосдвигающими цепями, выбираются такими, чтобы моменты появления коротких импульсов на выходе формирователя 21 совпадали с моментами равенства фаз гетеродинных напряжений второго 9 и третьего 10 источников. Изменение сигналов управляющего кода на выходах блока 7 происходит в моменты поступления на его вход коротких импульсов с выхода формирователя 21.

Как указано выше, блок управления 7 содержит на своем выходе n-разрядный статический регистр, выходы всех разрядов которого подключаются непосредственно к управляющим (третьим) входам коммутаторов 12 БПЧ 11. Сигналы с выхода формирователя коротких импульсов 21 подаются во все разряды регистра в качестве импульсов записи и, таким образом, определяют моменты смены управляющего кода, значение которого остается неизменным до прихода следующего импульса записи.

Импульсы форсирования, вырабатываемые формирователем 22, предназначены для управления первым ФНЧ 4. Эти импульсы имеют фиксированную длительность, несколько превышающую время, в течение которого интенсивность переходного процесса петли ФАПЧ достигает допустимого уровня. Управление первым ФНЧ 4 заключается в том, что длительность импульсов форсирования определяет время, в течение которого полоса пропускания петли ФАПЧ имеет номинальное значение, обеспечивающее необходимую быстроту перестройки частоты синтезируемого напряжения после очередной смены управляющего кода. На остальное время - от окончания импульса форсирования до появления очередного короткого импульса - передаточная функция первого ФНЧ 4 изменяется так, что полоса пропускания петли ФАПЧ резко сужается, что обеспечивает соответствующее снижение уровня паразитных составляющих в спектре синтезируемого напряжения из-за подавления мешающих сигналов во входном напряжении управляемого генератора 5.

Изобретение относится к радиотехнике, а именно к устройствам формирования колебаний с частотой, изменяющейся в соответствии со значением цифрового кода управления, и может быть использовано для формирования частотно-модулированных колебаний. Достигаемый технический результат - повышение быстродействия синтезатора частоты и уменьшение уровня побочных составляющих синтезируемого напряжения. Синтезатор частоты содержит блок управления (7), источники гетеродинных напряжений (8-10), опорный генератор (1), делители частоты (2, 6), фазовый детектор (3), фильтры нижних частот (4, 19), управляемый генератор (5), фазосдвигающие цепи (16, 17), смеситель гетеродинных напряжений (18), усилитель-ограничитель (20), формирователь коротких импульсов (21), формирователь импульсов форсирования (22), n идентичных блоков преобразования частоты (11-1...11-n), каждый из которых выполнен в виде коммутатора (12), первого смесителя (13), второго смесителя (14) и делителя частоты на два (15). 1 ил.

Синтезатор частоты, содержащий блок управления, первый, второй и третий источники гетеродинных напряжений, последовательно соединенные опорный генератор, первый делитель частоты, фазовый детектор, первый фильтр нижних частот и управляемый генератор, а также второй делитель частоты, выход которого соединен со вторым входом фазового детектора, и n последовательно соединенных идентичных блоков преобразования частоты, каждый из которых выполнен из последовательно включенных коммутатора, первого смесителя, второго смесителя и делителя частоты на два, причем первый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродинного напряжения, управляющие входы всех коммутаторов подключены к соответствующим выходам блока управления, первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подсоединены к выходу третьего источника гетеродинного напряжения, в каждом из n блоков преобразования частоты второй вход второго смесителя подключен к выходу управляемого генератора, выход каждого блока преобразования частоты является выходом делителя частоты на два, который соединен со вторым входом первого смесителя следующего блока преобразования частоты, а выход делителя частоты на два n-го блока преобразования частоты соединен с входом второго делителя частоты, отличающийся тем, что в него введены первая фазосдвигающая цепь, вход которой подключен к выходу второго источника гетеродинного напряжения, вторая фазосдвигающая цепь, вход которой подключен к выходу третьего источника гетеродинного напряжения, и последовательно соединенные смеситель гетеродинных напряжений, второй фильтр нижних частот, усилитель-ограничитель, формирователь коротких импульсов и формирователь импульсов форсирования, при этом выходы первой и второй фазосдвигающих цепей подключены к первому и второму входам смесителя гетеродинных напряжений, выход формирователя импульсов форсирования соединен со вторым входом первого фильтра нижних частот, а выход формирователя коротких импульсов подключен также к каждому из n входов синхронизации блока управления.