Синтезатор частоты Советский патент 1983 года по МПК H03L7/16 

Изобретение относится к радиотехнике, в частности к устройствам формирования колебаний с частотой, изменяющейся в соответствии со значением ЦИФРОВОГО кода управления. Известен синтезатор частоты, содержащий опорный генератор и соединенные в кольцо управляемый генератор, первый смеситель, второй смеситель, третий смеситель, фазовый детектор и фильтр нижних частот, а так же источники гетеродинных напряжений выходы которых подключены к другому входу соответствующего смесителя час тоты 1 . Недостатком известного синтезатора частоты является то, что шаг перестройки частоты не может быть выбран малым из-за неизбежного при этом сужения полосы пропускания петли фазовой автоподстройки. Наиболее близким к изобретению яв ляется синтезатор частоты, содержащий Последовательно соединенные опор ный генератор, делитель частоты, фазовый детектор, фильтр нижних частот и управляемый генератор, а. также делитель частоты с переменным коэффициентом деления, выход и управляющие -ВХОДЫ которого соединены соответственно с другим входом фазового детектора и соответствующими выходами блока управления, и п последовательно соединенных блоков преобраэова ния частотйу каждый из которых выпол иен из последовательно соединенных коммутатора и первого смесителя, пер вый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродинного напряжения, управляющие входы всех коммутаторов подключены к соответствующим выходам блока управления , первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу .второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подключены к выходу тре тьего источника гетеродинного напряжения 2 . Однако в известном синтезаторе частоты также уменьшение шага перест ройки частоты связано с соответствуцим сужением полосы пропускания петл фазовой автоподстройки, а значит и с ухудшением быстродействия синтезатора.. Цель изобретения - уменьшение величины шага перестройки частоты. Поставленная цель достигается тем что в синтезатор частоты, содержащий последовательно соединенные опорный генератор, делитель частоты, фазовый детектор, фильтр нижних частот и упргивляемый генератор, а также делител частоты с переменным коэффициентом деления, выход и управляющие входы которого соединены соответственно с другим входом фагэового детектора и соответствующими выходами блока управления, и п последовательно соединенных блоков преобразования частоты, каждый из которых выполнен из последовательно соединенных коммута- тора и первого смесителя, первый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродинного напряжения, управляющие входы всех коммутаторов подключены к соответствукщим выходам блока управления, первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подключены к выходу третьего источника гетеродинного напряжения, в каждый из п блоков преобразования частоты введены последовательно соединенные второй смеситель и делитель частоты на два, при этом в каждом из п блоков преобразования частоты первый вход второго смесителя подключен к выходу первого смесителя, второй вход второго смесителя подключен к выходу управляемого генератора, а выход делителя частоты на два п-го блока преобразования частоты соединен с сигнальньлм входом делителя частоты с переменным коэффициентом деления. На чертеже представлена структурная электрическая схема предлагаемого синтезатора частоты. Синтезатор частоты содержит опорный генератор 1, делитель частоты 2 фазовый детектор 3, фильтр нижних частот 4, управляекодй генератор 5, делитель частоты с переменным коэффициентом деления (ДЛКД ,6., блок управления 7, первый источник 8 гетеродинного напряжения, второй источник 9 гетеродинного напряжения, третий источник гетеродинного напряжения 10, блоки преобразования частоты 11-1... ll-n,v первый смеситель 12, второй смеситель 13, дели- . тель частоты на два 14, коммутатор 15- Синтезатор частоты работает следующим образом. Частоты трех источников 8, 9 и 10 выбраны фиксированными и соответствёМно равными F2 «oi РЗ. где F - частота на выходе делителя частоты 2) f - требуемая номинальная частота управляемого геиератора 5 (при нулевом значении управляющего кода); Kg - коэффициент деления ДЛКД 6 (при нулевом значении управляющего кода). При нулевом значении управляющег кода коэффициент деления ДЛКД б равен Kgf а на вторые входы первых см сителей 12 всех блоков преобразоваtния частоты 11-1,..,11-п через коммутаторы 15 поступает напряжение с частотой F2 от второго источника 9. В данном случае, благодаря действию петли фазовой атоподстройки, частот управляемого.генератора 5 устанавли вается равной своему номинальному значению , . Действительно, на выходе первого блока преобразования частоты 11-1. () ВЫХ1 2 VI 2 -01 на выходе второго блока преобразования частоты 11-2 b,xrf()(2-V)-., на выходе п-го блок преобразования частоты 11-п . Р«.,)() на выходеДПКД б с -. г / п )/ .1 йЫХ- к. - -п 1ДР, €JJ. В установившемся режиме петли фазовой автоподстройки частоты на входах фазового детектора 3 равны, т.е Fi F и, с ледов а тел ь но, и номинальное значение синтезируемой часто ты (, достигается при нулевых значени ях всех разрядов управляющего кода. При изменении значения первого старшего разряда кода с О на X коэф фициент деления ДПКД 6 изменяется с Kjj на Кд-1, в результате этого после установления процесса в петле фазовой автоподстройки частота выход ного напряжения синтезатора отличае ся от значения на некоторую вели чину 4. При этом частота выходных сигналов блоков преобразования час..тоты равна V- f 2-()J-i()iPBblx2 f e6.( вых 2 lacTOTa сигнала на. выходе ДПКД 6 Л выя Т остаетсяравсюй F. Таким образом. ., , К„-1 откуда ч -71-F- . Соответственно при замене О на 1 во втором, третьем и т.д. старших разрядах кода величины сдвига частоты (Л,Л2,1з,...,4)получаются соответственно равными 24, 44, 84,.... При изменении младших разрядов управляющего кода осуществляется переключение частоты, поступающей на вход первых смесителей 12 с выхода коммутатора 15. При замене О на 1 в первом из младших разрядов на вход первого смёсителя 12 первого блока преобразования частоты 11-1 начинает поступать напряжение с частотой частота д получает некоторое приращение о , при этом частотыР.,.,.„..Р имеют значения выхГ:г № -{ оЧ). %Mx2--r f Bb,()J-/ - i п рг --р-о f o jn - рг« F - Wixn., F откуда . Если 0 на 1 заменяется во втором и последующих младших разрядах, то сдвиг частоты создается соответственно на величины , f -2 f а замена О на 1 в последнем из младших разрядов к.ода, управляющим коммутатором 15 п-го блока преобразования частоты 11-п, создает сдвиг на величину n. Таким образом, минимальный шаг, перестройки о - F получаетсяв () раз меньше, чем в прототипе (е F ) , причем это обеспечивается без уменьшения частоты сравнения на входах фазового детектора.

СИНТЕЗАТОР ЧАСТОТЫ, соде| жащий последовательно соединенные опорный генератор, делитель частоты, фазовый детектор, фильтр нижних частот. и управляемый генера тор, а также делитель частоты с переменным коэффициентом деления, выход и уп:равля1С1цие входы которого соединены соответственно с другим входом разового детектора и соответствующими выходами блока управления, и п последовательно соединенных блоков преобразования частоты., каждый из которых выполнен из последовательно соединенных коммутатора и первого смесителя , первый вход первого смесителя первого блока преобразования частоты подключен к выходу первого источника гетеродин-: кого напряжения, управляющие входы всех коммутаторов подключены к соответствующим выходам блока управления, первые сигнальные входы всех коммутаторов объединены и подсоединены к выходу второго источника гетеродинного напряжения, вторые сигнальные входы всех коммутаторов объединены и подключены к выходу третьего источника гетеродинного напряжения, от - личающийся тем, что, с целью уменьшения величины шага перестройки частоты, в каждый из п блоков преобразования частоты введены последовательно соединенные второй (Л смеситель и делитель частоты на два, при этом в каждом из п блоков преобразования частоты первый вход второго смесителя подключен к выходу первого смесителя, второй вход второго смесителя подключен к выходу управляемого генератора, а выход делителя частоты на два п-го блока преобразования частоты соединен с сигнальным 4; ю входом делителя частоты с переменным коэффициентом деления. . , 00