СПОСОБ ПИТАНИЯ СИНХРОННОГО ГИСТЕРЕЗИСНОГО ЭЛЕКТРОДВИГАТЕЛЯ С ПЕРЕВОЗБУЖДЕНИЕМ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ Российский патент 2008 года по МПК H02P27/04 

Изобретение относится к преобразовательной технике, а именно к преобразователям постоянного напряжения в переменное для питания синхронных гистерезисных электродвигателей, в частности гироскопических устройств.

Синхронные электродвигатели гироскопов чувствительны к изменению величины питающего напряжения, т.к. могут выходить из синхронизма, что приводит к падению кинетического момента гироскопа и, как следствие, к увеличению погрешности гироскопического прибора.

Известно, что мощность, потребляемая от преобразователя в синхронном режиме работы синхронного гистерезисного электродвигателя, может быть снижена при использовании режима перевозбуждения, повышающего энергетические показатели двигателя за счет увеличения намагниченности ротора.

Известен способ питания синхронного гистерезисного электродвигателя [1], реализованный устройством, повышающим напряжение питания двигателя при пуске, а также подфорсирования двигателя при выходе его из синхронизма путем кратковременного повышения напряжения питания.

Применение такого способа питания повышает КПД системы преобразователь-двигатель, однако гиродвигатель с таким управлением не обеспечивает требований по стабильности кинетического момента, поскольку процесс регулирования напряжения сопровождается большими возбуждениями в двигателе, вызывая длительное качание ротора.

Наиболее близким к заявленному является способ питания синхронного гистерезисного гироскопического электродвигателя с перевозбуждением [2], основанный на кратковременном увеличении питающего напряжения.

Этот способ позволяет повысить устойчивость работы гиродвигателя.

Недостатком данного способа является необходимость повышения напряжения питания, что требует дополнительных мер по изоляции обмоток двигателя, а также напряжение повышают во всех фазах одновременно, отчего снижается эффективность перевозбуждения.

Данный способ реализован устройством [2], содержащим последовательно включенные между выводами для подключения питания и выводами для подключения нагрузки регулирующий орган, дискретный регулирующий орган и инвертор, задающий генератор, выход которого через синхронизатор подключен к дискретному регулирующему органу и через фазорасщепитель к инвертору.

Недостатком данного устройства является то, что дискретный регулирующий орган кратковременно повышает напряжение питания инвертора, в результате чего выходное трехфазное напряжение на выходе инвертора повышается одновременно во всех фазах.

Задачей изобретения является повышение эффективности перевозбуждения и снижение потребляемой мощности.

Поставленная задача достигается тем, что для повышения намагниченности ротора периодически увеличивают длительность одного из полупериодов питающего напряжения поочередно в каждой фазе.

Данный способ реализуется устройством, содержащим последовательно включенные между выводами для подключения двигателя инвертор, задающий генератор, выход которого через фазорасщепитель связан с управляющими входами инвертора, формирователь импульсов перевозбуждения, управляющие входы которого подключены к выходам фазорасщепителя, счетный вход подключен к задающему генератору, а выходы подключены к управляющим входам инвертора. Формирователь импульсов перевозбуждения содержит делитель частоты, первый, второй, третий выходы которого через схему ЗИ соединены с входом С первого D-триггера, вход D которого соединен с четвертым выходом делителя частоты, пятый выход которого соединен с входом С третьего D-триггера, прямой выход которого соединен с входом D второго D-триггера, инверсный выход соединен с входами R первого и второго D-триггеров, вход D соединен с шестым выходом делителя частоты, седьмой выход которого соединен с входом С четвертого D-триггера, инверсный выход которого соединен с входом R третьего D- триггера, вход D соединен с восьмым выходом делителя частоты, девятый выход которого соединен через логический инвертор с входом R четвертого D-триггера, входы S всех четырех D-триггеров соединены с общей шиной, инверсный выход первого D-триггера соединен с первыми входами первой, третьей, пятой и седьмой схем 2И, прямой выход второго D-триггера соединен со вторым входом первой схемы 2И, выход которой соединен с первыми входами второй, четвертой и шестой схем 2И, вторые входы второй и третьей схем 2И соединены со вторым входом схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ и являются вторым входом формирователя, вторые входы четвертой и пятой схем 2И соединены со вторым входом второй схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ и являются четвертым входом формирователя, вторые входы шестой и седьмой схем 2И соединены со вторым входом третьей схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ и являются шестым входом формирователя, первые входы первой, второй и третьей схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ являются соответственно первым, третьим и пятым входами формирователя, выходы второй, четвертой и шестой схем 2И соединены с входами V соответственно первый, второй и третьей схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ, выходы седьмой, третьей и пятой схем 2И соединены с входами Е соответственно первой, второй и третьей схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ, выходы которых являются выходами формирователя, а вход делителя частоты является счетным входом формирователя.

Фазорасщепитель содержит двоичный счетчик с дешифратором, первый выход которого соединен с входом D первого, с входом R пятого и с входом S шестого D-триггеров, второй выход двоичного счетчика с дешифратором соединен с входом S первого, с входом D второго и с входом R шестого D-триггеров, третий выход двоичного счетчика с дешифратором соединен с входом R первого, с входом S второго и с входом D третьего D-триггеров, четвертый выход двоичного счетчика с дешифратором соединен с входом R второго, с входом S третьего и с входом D четвертого D-триггеров, пятый выход двоичного счетчика с дешифратором соединен с входом R третьего, с входом S четвертого и с входом D пятого D-триггеров, шестой выход двоичного счетчика с дешифратором соединен с входом R четвертого, с входом S пятого и с входом D шестого D-триггеров, входы С всех D-триггеров соединены со счетным входом фазорасщепителя и через делитель частоты со счетным входом двоичного счетчика с дешифратором, прямые выходы всех D-триггеров являются выходами фазорасщепителя.

К существенным отличиям предложенного способа относится периодическое увеличение длительности одного из полупериодов питающего напряжения поочередно по каждой фазе. За счет введения этого признака можно повысить намагниченность ротора и существенно снизить потребляемую мощность синхронного гистерезисного электродвигателя.

Для достижения названного технического результата предлагается устройство, которое как и наиболее близкое к нему известное устройство, описанное в [2], содержит последовательно включенные между выводами для подключения питания и выводами для подключения двигателя инвертор, задающий генератор, выход которого через фазорасщепитель связан с управляющими входами инвертора.

В отличие от известного в предложенное устройство введен дополнительно формирователь импульсов перевозбуждения, управляющие входы которого подключены к выходам фазорасщепителя, счетный вход подключен к задающему генератору, а выходы подключены к управляющим входам инвертора.

По сравнению с известным предложенное устройство отличается тем, что в нем отсутствует повышение напряжения питания, что избавляет от дополнительных мер по изоляции обмоток двигателя, а увеличение намагниченности ротора достигается увеличением длительности одного из полупериодов питающего напряжения поочередно по каждой фазе за счет введения формирователя импульсов перевозбуждения.

Предложенный способ реализуется следующим образом. У переменного напряжения, питающего электродвигатель, периодически увеличивают длительность одного из полупериодов, причем поочередно в каждой фазе.

Рассмотрим один период переменного напряжения. Если в нем обе полуволны, т.е. положительная и отрицательная, равны по длительности и амплитуде, то постоянная составляющая будет равна нулю. Если теперь увеличить длительность, например, положительного полупериода, то в этом случае среднее значение переменного напряжения сместится в положительную сторону, что эквивалентно появлению постоянного положительного напряжения. Этим напряжением и производится повышение намагниченности ротора электродвигателя. Если увеличивать длительность одного полупериода через равное количество периодов поочередно в каждой фазе, то будет повышаться намагниченность ротора. Величину намагниченности можно регулировать путем изменения ширины одного полупериода и частоты следования полупериодов с измененной шириной.

Предлагаемые изобретения иллюстрируются чертежами. На фиг.1 представлена структурная схема устройства для реализации предложенного способа питания синхронного гистерезисного трехфазного электродвигателя с перевозбуждением. На фиг.2 представлена схема формирователя импульсов перевозбуждения, на фиг.3 представлена схема фазорасщепителя, на фиг.4 представлены диаграммы напряжения питания трехфазного двигателя, на фиг.5 представлены диаграммы работы фазорасщепителя.

Предлагаемое устройство содержит выводы 1 и 2 соответственно для подключения питания и двигателя, инвертор 3, задающий генератор 4, фазовращатель 5, формирователь 6 импульсов перевозбуждения.

В предлагаемом устройстве между выводами 1 для подключения питания и выводами 2 для подключения двигателя последовательно включены инвертор 3, задающий генератор 4, выход которого подключен ко входу фазорасщепителя 5. Выходы фазорасщепителя 5 подключены к управляющим входам формирователя 6 импульсов перевозбуждения, счетный вход которого подключен к задающему генератору 4, а выходы подключены к управляющим входам инвертора 3. Формирователь импульсов перевозбуждения для трехфазного двигателя может быть выполнен по схеме, приведенной на фиг.2, и содержит делитель 7 частоты, первый 7.1, второй 7.2, третий 7.3 выходы которого через схему 3И 8 соединены с входом триггера 9, вход D которого соединен с четвертым выходом 7.4 делителя 7 частоты, пятый выход 7.5 которого соединен с входом С триггера 11, пятый выход которого соединен с входом D триггера 10, инверсный выход соединен с входом R триггеров 9 и 10, вход D соединен с шестым выходом 7.6 делителя 7 частоты, седьмой выход 7.7 которого соединен с входом С триггера 12, инверсный выход которого соединен с входом R триггера 11, вход D соединен с восьмым выходом 7.8 делителя 7 частоты, девятый выход 7.9 которого соединен через логический инвертор 13 с входом R D-триггера 12, входы S всех триггеров 9, 10, 11, 12 соединены с общей шиной, инверсный выход D-триггера 9 соединен с первыми входами схем 2И 14, 16, 18, 20, прямой выход триггера соединен со вторым входом схемы 2И 14, выход которой соединен с первыми входами схем 2И 15, 17, 19, вторые входы схем 2И 15, 16 соединены со вторым входом схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ 21 и входом 25 формирователя, вторые входы схем 2И 17, 18 соединены со вторым входом схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ 22 и входом 27 формирователя, вторые входы схем 24, 19, 20 соединены со вторым входом схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ 23 и входом 29 формирователя, первые входы схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ 21, 22, 23 соединены соответственно с входами 24,26, 28 формирователя. Выходы схем 2И 17, 19 соединены с входами схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ 21, 22, 23 соответственно, выходы схем 2И 20, 16, 18 соединены с входами Е схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ 21, 22, 23 соответственно, выходы которых соединены соответственно с выходами 30-35 формирователя. Вход делителя 7 частоты соединен со счетным входом 36 формирователя. Фазорасщепитель для трехфазного электродвигателя может быть выполнен по схеме, приведенной на фиг.3, и содержит двоичный счетчик с дешифратором 37, первый выход 37.1 которого соединен с входами D, R, S триггеров 38, 42, 43 соответственно. Второй выход 37.2 счетчика с дешифратором 37 соединен с входами S, D, R триггеров 38, 39, 43 соответственно. Третий вход 37.3 двоичного счетчика с дешифратором 37 соединен с входом R, S, D триггеров 38, 39, 40 соответственно. Четвертый выход 37.4 счетчика с дешифратором 37 соединен с выходами R, S, D триггеров 39, 40, 41 соответственно. Пятый выход 37.5 счетчика с дешифратором 37 соединен с входами R, S, D триггеров 40, 41,42 соответственно. Шестой выход 37.6 счетчика с дешифратором 37 соединен с входами R, S, D триггеров 41, 42, 43 соответственно. Входы С всех триггеров 38-43 соединены со счетным входом счетчика с дешифратором 37, прямые выходы всех триггеров 38-43 соединены с выходами фазорасщепителя 46-51 соответственно.

Устройство работает следующим образом.

Задающий генератор 4 вырабатывает импульсы, которые поступают на счетные входы фазорасщепителя 5 и формирователя 6 импульсов перевозбуждения. Фазорасщепитель 5 преобразует входные импульсы в последовательности импульсов, сдвинутых друг относительно друга на одинаковые временные промежутки, которые поступают на входы формирователя импульсов перевозбуждения, где производится периодическое расширение длительности импульсов. Затем эти последовательности импульсов поступают на вход инвертора 3, где управляют его силовыми элементами, включенными по мостовой схеме, в результате формируется многофазное переменное напряжение.

Формирователь 6 работает следующим образом.

На вход делителя 7 частоты поступают прямоугольные импульсы с некоторой частотой f. На выходах 7.1-7.9 делителя 7 частоты будут присутствовать импульсы со скважностью 2 и частотой f/2¹; f/2²; f/2³; f/2⁴; f/2⁵; f/2⁶; f/2⁷; f/2⁸; f/2⁹ соответственно. С выходов 7.7, 7.8 делителя 7 частоты на входы С, D и через логический инвертор 13 на вход R четвертого D-триггера 12 поступают импульсы частотой f/2⁷; f/2⁸; f/2⁹, при этом на его инверсном выходе формируются импульсы с частотой f/2⁹, которые поступают на вход R третьего D-триггера 11, на входы С и D которого поступают импульсы соответственно f/2⁵ и f/2⁶ с выходов 7.5 и 7.6 делителя 7 частоты. На прямом и инверсном выходах третьего D-триггера 11 формируются соответственно прямой и инверсный импульсы с частотой f/2⁹. Эти импульсы с выходов третьего D-триггера 11 поступают соответственно на входы D и R второго D-триггера 10, на вход С которого поступают импульсы частотой f/2¹ с первого выхода 7.1 делителя 7 частоты, при этом на инверсном выходе этого триггера появляются импульсы частотой f/2⁹. На выходе схемы 3И 8 получаются импульсы с частотой f/2³, которые поступают на вход С первого D-триггера 9, в то время, как на его вход D поступают импульсы с частотой f/2⁴ с четвертого выхода 7.4 делителя 7 частоты, а на вход R импульсы с инверсного выхода третьего D-триггера 11, при этом на инверсном выходе первого D-триггера 9 формируются импульсы частотой f/2⁹, которые поступают на первый вход схемы И 14, на второй вход которой поступают импульсы с прямого выхода второго D-триггера 10. На выходе схемы И 14 формируются импульсы частотой f/2⁹, которые поступают на первые входы схем И 15, 17, 19, на вторые входы которых поступают импульсы со второго 25, четвертого 27 и шестого 29 входов формирователя 6. С выходов схем И 15, 17, 19 импульсы поступают на входы V схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ 21, 22, 23, которые увеличивают длительность входных импульсов, поступающих с входов 24, 26, 28 формирователя 6. С инверсного выхода D-триггера 9 на первые входы схем И 16, 18, 20 поступают импульсы частотой f/2⁹, на вторые входы которых поступают импульсы со второго 25, четвертого 27, шестого 29 входов формирователя 6. С выходов схем И 16, 18, 20 импульсы поступают на входы Е схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ 21, 22, 23. В результате этих преобразований на выходах 30...35 формируются последовательности импульсов, сдвинутые друг относительно друга на 1/6 часть периода, причем на выходах 30, 32, 34 длительность импульсов периодически увеличивается с частотой f/2⁹.

Фазорасщепитель 5 работает следующим образом. На вход 44 поступают прямоугольные импульсы с частотой f (фиг.5.1), делитель 45 частоты делит частоту импульсов с коэффициентом деления 2 и на его выходе получаются импульсы с частотой f1 (фиг.5.2), которые поступают на вход счетчика 37 с дешифратором, на выходах 37.1-37. 6 которого формируются последовательности импульсов с частотой f1/6 (фиг.5.3-5.8), сдвинутые друг относительно друга на 1/6 часть периода. С выходов 37.1, 37.2, 37.3 счетчика 37 с дешифратором импульсы поступают соответственно на вход D, вход S и на вход R первого D-триггера 38, в который по входу С производится запись состояния входа D во время логического состояния 0 на его входах S и R. Аналогично происходит работа D-триггеров 39-43, на входы D, S и R которых поступают импульсы с соответствующих выходов счетчика 37 с дешифратором согласно рис.3, в результате чего на выходах 46-51 фазорасщепителя формируются последовательности импульсов с частотой f1/6, которые сдвинуты друг относительно друга (фиг.5.9-5.14).

Предложенный способ питания синхронного гистерезисного электродвигателя с перевозбуждением и устройство для его осуществления были использованы в блоке питания гиромоторов гироскопического прибора.

Источники информации

1. Авторское свидетельство СССР №140881, МПК Н02Р 7/44, 1961 г.

2. Патент РФ 2100899, МПК Н02Р 7/44, 1997.12.27.

Изобретения относятся к преобразовательной технике, а именно к преобразователям постоянного напряжения в переменное для питания синхронных гистерезисных электродвигателей, в частности гироскопических устройств. Задачей изобретения является повышение эффективности перевозбуждения и снижение потребляемой мощности. На электродвигатель подают переменное многофазное напряжение, при этом для повышения намагниченности ротора периодически увеличивают длительность одного из полупериодов питающего напряжения поочередно в каждой фазе. Устройство содержит последовательно включенные между выводами для подключения питания и выводами для подключения двигателя инвертор, задающий генератор, выход которого через фазорасщепитель связан с управляющими входами инвертора, при этом введен формирователь импульсов перевозбуждения, управляющие входы которого подключены к выходам фазорасщепителя, счетный вход подключен к задающему генератору, а выходы подключены к управляющим входам инвертора. 2 н. и 2 з.п.ф-лы, 5 ил.

1. Способ питания синхронного гистерезисного электродвигателя с перевозбуждением путем повышения намагниченности ротора, заключающийся в подаче на двигатель переменного многофазного напряжения, отличающийся тем, что для повышения намагниченности ротора периодически увеличивают длительность одного из полупериодов питающего напряжения поочередно в каждой фазе.2. Устройство для питания синхронного гистерезисного электродвигателя с перевозбуждением, содержащее последовательно включенные между выводами для подключения питания и выводами для подключения двигателя инвертор, задающий генератор, выход которого через фазорасщепитель связан с управляющими входами инвертора, отличающееся тем, что в него дополнительно введен формирователь импульсов перевозбуждения, управляющие входы которого подключены к выходам фазорасщепителя, счетный вход подключен к задающему генератору, а выходы подключены к управляющим входам инвертора.3. Устройство по п.2, отличающееся тем, что формирователь импульсов перевозбуждения содержит делитель частоты, первый, второй, третий выходы которого через схему ЗИ соединены с входом С первого D-триггера, вход D которого соединен с четвертым выходом делителя частоты, пятый выход которого соединен с входом С третьего D-триггера, прямой выход которого соединен с входом D второго D-триггера, инверсный выход соединен с входами R первого и второго D-триггеров, вход D соединен с шестым выходом делителя частоты, седьмой выход которого соединен с входом С четвертого D-триггера, инверсный выход которого соединен с входом R третьего D-триггера, вход D соединен с восьмым выходом делителя частоты, девятый выход которого соединен через логический инвертор с входом R четвертого D-триггера, входы S всех четырех D-триггеров соединены с общей шиной, инверсный выход первого D-триггера соединен с первыми входами первой, третьей, пятой и седьмой схем 2И, прямой выход второго D-триггера соединен со вторым входом первой схемы 2И, выход которой соединен с первыми входами второй, четвертой и шестой схем 2И, вторые входы второй и третьей схем 2И соединены со вторым входом первой схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ и являются вторым входом формирователя, вторые входы четвертой и пятой схем 2И соединены со вторым входом второй схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ и являются четвертым входом формирователя, вторые входы шестой и седьмой схем 2И соединены со вторым входом третьей схемы НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ и являются шестым входом формирователя, первые входы первой, второй и третьей схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ являются соответственно первым, третьим и пятым входами формирователя, выходы второй, четвертой и шестой схем 2И соединены с входами V соответственно первой, второй и третьей схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ, выходы седьмой, третьей и пятой схем 2И соединены с входами Е соответственно первой, второй и третьей схем НЕ С БЛОКИРОВКОЙ И ЗАПРЕТОМ, выходы которых являются выходами формирователя, а вход делителя частоты является счетным входом формирователя.4. Устройство по п.2, отличающееся тем, что фазорасщепитель содержит двоичный счетчик с дешифратором, первый выход которого соединен с входом D первого, с входом R пятого и с входом S шестого D-триггеров, второй выход двоичного счетчика с дешифратором соединен с входом S первого, с входом D, второго и с входом R шестого D-триггеров, третий выход двоичного счетчика с дешифратором соединен с входом R первого, с входом S второго и с входом D третьего D-триггеров, четвертый выход двоичного счетчика с дешифратором соединен с входом R второго, с входом S третьего и с входом D четвертого D-триггеров, пятый выход двоичного счетчика с дешифратором соединен с входом R третьего, с входом S четвертого и с входом D пятого D-триггеров, шестой выход двоичного счетчика с дешифратором соединен с входом R четвертого, с входом S пятого и с входом D шестого D-триггеров, входы С всех D-триггеров соединены со счетным входом фазорасщепителя и через делитель частоты со счетным входом двоичного счетчика с дешифратором, прямые выходы всех D-триггеров являются выходами фазорасщепителя.