ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С ПОВЫШЕННЫМ ОСЛАБЛЕНИЕМ СИНФАЗНОГО СИГНАЛА Российский патент 2008 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах).

Известны схемы так называемых «перегнутых» каскодных дифференциальных усилителей (ДУ) на n-p-n и p-n-p транзисторах [1-40], которые стали основой более чем 20 серийных операционных усилителей, выпускаемых как зарубежными (НА2520, НА5190, AD797, AD8631, AD8632, ОР90 и др.), так и российскими (154УД3 и др.) микроэлектронными фирмами. В связи с высокой популярностью такой архитектуры ДУ на их модификации выдано более 100 патентов для ведущих производителей микроэлектронных изделий. Предлагаемое изобретение относится к данному подклассу устройств.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в патенте США № 5.327.100 (рис.2), содержащий входной дифференциальный каскад 1 с источником опорного тока 2 в общей эмиттерной цепи, имеющий входы 3 и 4, первый 5 и второй 6 токовые выходы которого соединены с эмиттерами первого 7 и 3 второго 8 выходных транзисторов и соответствующими первым 9 и вторым 10 токостабилизирующими двухполюсниками, токовое зеркало 11, вход которого соединен с коллектором первого выходного транзистора 7, а выход подключен к выходу дифференциального усилителя 12 и коллектору второго выходного транзистора 8, источник напряжения смещения 13, связанный с объединенными базами выходных транзисторов 7 и 8.

Существенный недостаток известного ДУ состоит в том, что он имеет недостаточно высокое ослабление синфазных сигналов (К_ос.сф).

Основная цель предлагаемого изобретения состоит в повышении коэффициента ослабления входных синфазных сигналов.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с источником опорного тока 2 в общей эмиттерной цепи, имеющий входы 3 и 4, первый 5 и второй 6 токовые выходы которого соединены с эмиттерами первого 7 и второго 8 выходных транзисторов и соответствующими первым 9 и вторым 10 токостабилизирующими двухполюсниками, токовое зеркало 11, вход которого соединен с коллектором первого выходного транзистора 7, а выход подключен к выходу дифференциального усилителя 12 и коллектору второго выходного транзистора 8, источник напряжения смещения 13, связанный с объединенными базами выходных транзисторов 7 и 8, предусмотрены новые элементы и связи - в схему введен дополнительный дифференциальный каскад 14 с дополнительным источником опорного тока 15 в общей эмиттерной цепи, первый токовый выход которого 16 соединен со входом дополнительного токового зеркала 17, выход которого связан со вторым токовым выходом 18 дополнительного дифференциального каскада 14 и эмиттером первого выходного транзистора 7, причем входы 19 и 20 дополнительного дифференциального каскада 14 соединены с соответствующими входами 3 и 4 входного дифференциального каскада 1.

Схема заявляемого устройства в соответствии с формулой изобретения показана на фиг.2.

На фиг.3 - 4 показаны схемы заявляемого (фиг.4) и известного (фиг.3) устройств в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На фиг.5 и фиг.6 показаны результаты моделирования К_ос.сф ДУ фиг.3 и фиг.4 при различных значениях коэффициента передачи по току применяемых токовых зеркал.

Дифференциальный усилитель (фиг.2) содержит входной дифференциальный каскад 1 с источником опорного тока 2 в общей эмиттерной цепи, имеющий входы 3 и 4, первый 5 и второй 6 токовые выходы которого соединены с эмиттерами первого 7 и второго 8 выходных транзисторов и соответствующими первым 9 и вторым 10 токостабилизирующими двухполюсниками, токовое зеркало 11, вход которого соединен с коллектором первого выходного транзистора 7, а выход подключен к выходу дифференциального усилителя 12 и коллектору второго выходного транзистора 8, источник напряжения смещения 13, связанный с объединенными базами выходных транзисторов 7 и 8. В схему введен дополнительный дифференциальный каскад 14 с дополнительным источником опорного тока 15 в общей эмиттерной цепи, первый токовый выход которого 16 соединен со входом дополнительного токового зеркала 17, выход которого связан со вторым токовым выходом 18 дополнительного дифференциального каскада 14 и эмиттером первого выходного транзистора 7, причем входы 19 и 20 дополнительного дифференциального каскада 14 соединены с соответствующими входами 3 и 4 входного дифференциального каскада 1.

Рассмотрим работу заявляемого ДУ при подаче на его входы 3 и 4 (19, 20) синфазного сигнала u_c=u_c3=u_c4. Изменение u_c приводит к появлению токов i₁₅ и i₂ через выходные проводимости источников опорного тока 15 и 2

Эти токи передаются в выходные узлы 16, 18, 5 и 6

На основании закона Киргофа коллекторные токи транзисторов 8 и 7 можно найти из уравнений

Поэтому ток в нагрузке R_н, обусловленный синфазным сигналом u_c

где 1-K_i=1-K_i12.11=1-K_i12.17.

После преобразований последнее уравнение можно записать в виде

где S_{сф.заявл}=0,5(1-K_i)у₂(1-T_i) - крутизна преобразования синфазного сигнала u_c в ток нагрузки i_н.с;

Т_i=N_уK_i12.11≈1 - усиление по каналу компенсации;

- коэффициент асимметрии проводимостей у₁₅ и у₂.

В усилителе-прототипе крутизна S_{сф.прот} принимает значение

Таким образом, в предлагаемом усилителе обеспечивается более глубокое ослабление синфазного сигнала, так как

Расчеты показывают, что при типовых параметрах элементов схемы выигрыш N_c достигает значения 10-20 раз. Поэтому коэффициент ослабления синфазных сигналов в предлагаемом ДУ существенно повышается.

Полученные выше выводы подтверждаются результатами моделирования предлагаемых схем в среде PSpice, показанными на фиг.5 и фиг.6.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США № 6.304.143

2. Патент США № 5.418.491

3. Патент США № 4.463.319

4. Патент США № 6.717.474

5. Патент США № 6.734.720

6. Патент США № 4.723.111

7. Патент США № 4.293.824

8. Патент США № 5.323.121

9. Патент США № 5.091.701

10. Патент США № 4.406.990

11. Патент США № 5.422.600

12. Патент США № 6.788.143

13. Патент США № 4.274.061

14. Патент США № 5.327.100

15. Патент США № 5.786.729

16. Патент США № 3.644.838

17. Патент США № 4.600.893

18. Патент США № 4.390.850

19. Патент США № 6.628.168

20. Матавкин В.В. Быстродействующие операционные усилители. - М. Радио и связь, 1989. - с.74, рис.4.15, стр.98, рис.6.7.

21. Патент США № 6.218.900, фиг.1

22. Патентная заявка US 2002/0196079

23. Патент США Re 30.587

24. Патент ЕР 1.227.580

25. Патент США № 6.714.076

26. Патентная заявка US 2004/0090268 A1

27. Патент США № 4.959.622, фиг.1

28. Патент США № 6.018.268

29. Патент США № 5.952.882

30. Патент США № 6.580.325

31. Патент США № 6.965.266

32. Патент США № 6.867.643

33. Патент США № 6.236.270

34. Патент США № 6.229.394

35. Патент США № 5.734.296

36. Патент США № 5.477.190

37. Патент США № 6.084.475

38. Патент США № 3.733.559

39. Патентная заявка US 2005/0001682 A1

40. Патент США № 6.300.831

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, операционных усилителях (ОУ), компараторах). Технический результат заключается в повышении коэффициента ослабления входных синфазных сигналов. Дифференциальный усилитель (ДУ) содержит входной дифференциальный каскад (ДК) (1) с источником опорного тока (ИОТ) (2) в общей эмиттерной цепи, имеющий входы (3) и (4), первый (5) и второй (6) токовые выходы которого соединены с эмиттерами первого (7) и второго (8) выходных транзисторов (Т) и соответствующими первым (9) и вторым (10) токостабилизирующими двухполюсниками, токовое зеркало (11), вход которого соединен с коллектором выходного Т (7), а выход подключен к выходу ДУ (12) и коллектору выходного Т (8), источник напряжения смещения (13), связанный с объединенными базами выходных Т (7) и (8). В схему введен дополнительный ДК (14) с дополнительным ИОТ (15) в общей эмиттерной цепи, первый токовый выход которого (16) соединен со входом дополнительного токового зеркала 17, выход которого связан со вторым токовым выходом (18) дополнительного ДК (14) и эмиттером выходного Т (7), причем входы (19) и (20) дополнительного ДК (14) соединены с соответствующими входами (3) и (4) входного ДК (1). 6 ил.

Дифференциальный усилитель с повышенным ослаблением синфазного сигнала, содержащий входной дифференциальный каскад (1) с источником опорного тока (2) в общей эмиттерной цепи, имеющий входы (3) и (4), первый (5) и второй (6) токовые выходы которого соединены с эмиттерами первого (7) и второго (8) выходных транзисторов и соответствующими первым (9) и вторым (10) токостабилизирующими двухполюсниками, токовое зеркало (11), вход которого соединен с коллектором первого выходного транзистора (7), а выход подключен к выходу дифференциального усилителя (12) и коллектору второго выходного транзистора (8), источник напряжения смещения (13), связанный с объединенными базами выходных транзисторов (7) и (8), отличающийся тем, что в схему введен дополнительный дифференциальный каскад (14) с дополнительным источником опорного тока (15) в общей эмиттерной цепи, первый токовый выход которого (16) соединен со входом дополнительного токового зеркала (17), выход которого связан со вторым токовым выходом (18) дополнительного дифференциального каскада (14) и эмиттером первого выходного транзистора (7), причем входы (19) и (20) дополнительного дифференциального каскада (14) соединены с соответствующими входами (3) и (4) входного дифференциального каскада (1).