СИСТЕМА СТЕРЕОТЕЛЕВИДЕНИЯ Российский патент 2009 года по МПК H04N15/00 

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевидения.

Прототипом принята «Система стереотелевидения» [1], содержащая на передающей стороне фотоэлектрический преобразователь /ФЭП/, формирующий два изображения одного объекта, и включающая правый и левый объективы, три пьезодефлектора с отражателем на торце, три усилителя, шесть опорных источников напряжения, блоки строчной и кадровой разверток, четыре дихроичных зеркала, шесть микрообъектов, шесть фотоприемников и с первого по шестой предварительные усилители, и содержащая шесть АЦП видеосигнала, два АЦП сигнала звука, генератор и синтезатор частот, три формирователя кодов, два самоходных распределителя импульсов, триггер, два ключа и трехзначный передатчик, использующий две несущие частоты, на приемной стороне содержащая антенну, блок управления, три тракта приема и обработки кодов видеосигналов, канал формирования управляющих сигналов, два канала воспроизведения витка, ЖК-монитор с расположенным на его корпусе ИК-передатчиком, 3Д-очки с ИК-приемником на их оправе. Каждый тракт приема и обработки кодов видеосигналов включает блок приема радиосигнала, усилитель радиочастоты, двухполярный амплитудный детектор, два формирователя импульсов и канал сигнала R /G, В/, включающий два регистра, блок обработки кодов, первый блок задержек, сумматор, второй блок задержек и два накопителя кодов строки. В передающей стороне видеорежим 640_отсч×512_строк×60 Гц. Частота стереопар 30 Гц. Информация стереопар передается тремя радиоканалами с использованием двух несущих частот. На приемной стороне три радиосигнала принимаются тремя трактами приема и обработки кодов видеосигналов стереопар, коды видеосигналов R, G, В распределяются по своим каналам, в которых выполняется удвоение отсчетов в строке с 640 до 1280 и удвоение строк в кадре с 512 до 1024. Коды удвоенных строк поступают в два накопителя кодов строк, с них в блоки импульсных усилителей и с них на цифровой вход ЖК-монитора, изображение с которого воспринимается зрителем объемным через 3Д-очки. Воспроизводимый видеорежим 1280×1024×60 Гц. Недостатки прототипа: конструкция ФЭП требует прецизионной оптической юстировки при изготовлении и в процессе эксплуатации, передача информации по трем радиоканалам определяет высокое энергопотребление системой, использование ЖК-монитора снижает достоверность цветопередачи и вносит инерционность при управлении изображением, недостаточная разрешающая способность воспроизводимого кадра 1280×1024.

Цель изобретения - упрощение устройства ФЭП, снижение энергоемкости системы, повышение разрешающей способности воспроизводимого изображения. Техническим результатом являются упрощение ФЭП исключением из него пьезодефлекторов, усилителей, источников опорных напряжений и блоков строчной и кадровой разверток и введением в ФЭП двух матриц ПЗИ/приборов с зарядовой инжекцией по технологии Foreon Х3 [2, с.552]/, снижение энергоемкости системы сокращением третьего канала передачи и третьего тракта приема, увеличение разрешающей способности воспроизводимого изображения получением кадра с разрешением 1600×1000. Результаты достигаются передачей по одному каналу двух цветовых сигналов, по второму каналу кодов одного цветового сигнала В, повышение разрешения кадра выполняется сжатием потока информации на передающей стороне от 4 до 255 раз и восстановлением ее на приемной стороне. На передающей стороне используется видеорежим 800×1000_строк×50 Гц,

где 800 - число отсчетов в строке, 1000 - число строк в кадре,

50 Гц - частота кадров /25 правых и 25 левых/.

Частота дискретизации кодов в АЦП видеосигнала 40 МГц, частота стереопар 25 Гц. Информация кодов передается верхней и нижней боковыми частотами одной несущей частоты. Частота дискретизации в АЦП: f_АЦП=800×50 Гц×1000=40 МГц,

где 800 - число отсчетов в строке, 50 Гц - частота кадров,

1000 - число строк в кадре. Частота строк 50 кГц /50 Гц×1000/.

Длительность строки , длительность кадра 20 мс. Частота дискретизации после сжатия потока кодов в 4 раза кодерами составляет , которая и принимается 10 МГц после кодеров для формирования кодов в первом и втором формирователях кодов. Тактовая частота при формировании кодов составляет:

где 50 Гц - частота кадров, 800 - число отсчетов в строке,

4 - наименьший коэффициент сжатия потока кодов в кодерах,

9 - число разрядов в коде.

Несущая частота передатчика принимается f_н=90 МГц × 15=1350 МГц.

Верхняя боковая частота f_в=1350 МГц + 90 МГц=1440 МГц.

Нижняя боковая частота f_ниж=1350 МГц - 90 МГц=1260 МГц.

На приемной стороне сжатая информация восстанавливается декодерами на 200%, затем число отсчетов в каждой строке удваивается, воспроизводимый видеорежим составляет 1600×1000×50 Гц, разрешение кадра 1,6×10⁶ пикселей /1600×1000/.

Сущность изобретения в том, что в систему стереотелевидения, содержащего передающую сторону, включающую фотоэлектрический преобразователь /ФЭП/, содержащий шесть предварительных усилителей, включающую шесть АЦП видеосигнала, два формирователя кодов, триггер и два ключа, два самоходных распределителя импульсов и передатчик радиосигналов, и содержащую приемную сторону, включающую блок управления, тракты приема и обработки кодов видеосигналов, каждый из которых имеет канал соответствующего цветового сигнала R, G, В, включающую канал формирования управляющих сигналов, устройство отображения видеоинформации, ИК-передатчик и 3Д-очки с ИК-приемником, вводятся на передающей стороне с первого по шестой кодеры, пять ключей и второй триггер, передатчик выполняется из двух каналов, приемная сторона выполняется из двух трактов приема и обработки кодов видеосигналов, в каждый канал цветового сигнала вводятся декодер, накопитель кодов кадра и формирователь управляющих сигналов, и устройство отображения видеоинформации представляется плоскопанельным светодиодным экраном.

Передающая сторона на фиг.1, структура цифровых потоков кодов в эфире на фиг.2, АЦП видеосигнала на фиг.3, конструкция пьезодефлектора на фиг.4, кодер на фиг.5, диаграмма работы кодера на фиг.6, первый формирователь кодов на фиг.7, второй формирователь кодов на фиг.8, приемная сторона на фиг.9, декодер на фиг.10, двухполярный амплитудный детектор на фиг.11, блок обработки кодов на фиг.12, накопитель кодов кадра на фиг.13, блок регистров на фиг.14 и 15, формирователь управляющих сигналов на фиг.16, СД-ячейка на фиг.17, элемент матрицы на фиг.18, расположение элементов в матрице СД-экрана на фиг.19, блок выделения строчных синхроимпульсов на фиг.20, блок выделения синхроимпульсов стереопар СИС на фиг.21, спектры частот сигналов передатчика на фиг.22, временные диаграммы работы системы на фиг.23.

Передающая сторона включает /фиг.1/ фотоэлектрический преобразователь 1 /ФЭП/, являющийся датчиком видеосигналов двух изображений одного пространства и формирующий три видеосигнала правого кадра R_п, G_п, В_п и три видеосигнала левого кадра R_л, G_л, В_л, и содержит первый /правый/ объектив 2, в фокальной плоскости которого расположена фоточувствительная сторона матрицы ПЗИ 3 - прибор с зарядовой инжекцией по технологии Foreon Х3 из трехслойного КМОП-датчика [2, с.552, 3, с.832, 833, 835] с соответствующим оптическим разрешением и обеспечивающей 24-битную глубину цвета [3, с.835], первый, второй, третий выходы матрицы ПЗИ 3 подключены соответственно к входам предварительных усилителей 4 /R_л/, 5 /G_л/, 6 /В/. ФЭП содержит второй /левый/ объектив 7, расположенный на соответствующем расстоянии от объектива 2, оптическая ось объектива 7 параллельна оптической оси объектива 2, расстояние между которыми соответствует оптимальному получению стереоскопического эффекта для зрения человека. В фокальной плоскости объектива 7 расположена фоточувствительная сторона второй матрицы ПЗИ 6 с зарядовой инжекцией, также выполненная по технологии Х3 из трехслойного КМОТ-датчика, первый, второй, третий выходы матрицы ПЗИ 8 подключены соответственно к входам предварительных усилителей 9 /R_л/, 10 /G_л/,

11 /В_л/. Передающая сторона включает последовательно соединенные первый ключ 12 и первый триггер 13, второй 14 и третий 15 ключи, четвертый 16 и пятый 17 ключи, первый 18, второй 19, третий 20 АЦП видеосигнала, четвертый 21, пятый 22 и шестой 23 АЦП видеосигнала, первый 24, второй 25, третий 26 кодеры сигналов соответственно R_п, G_п, В_п, четвертый 27, пятый 28, шестой 29 кодеры видеосигналов R_л, G_л, В_л, второй триггер 30, шестой 31 и седьмой 32 ключи, включает последовательно соединенные задающий генератор 33 и синтезатор 34 частот, первый формирователь 35 кодов, второй формирователь 36 кодов, первый 37 и второй 38 самоходные распределители импульсов, счетчик 39 импульсов, первый 40 и второй 41 АЦП сигнала звука, на входы которых поданы звуковые сигналы 3в1 и 3в2, и передатчик 42 радиосигналов из двух каналов. Первый канал включает последовательно соединенные усилитель несущей частоты 43, амплитудный модулятор 44 и выходной усилитель 45, второй канал включает амплитудный модулятор 46 и выходной усилитель 47. Каждый из амплитудных модуляторов 44, 46 включает последовательно соединенные кольцевой модулятор и полосовой фильтр [4, с.234], отфильтровывающий ненужную боковую частоту в спектре амплитудно-модулированной несущей. Кольцевой модулятор подавляет несущую частоту. С первого 18 по шестой 23 АЦП видеосигнала идентичны /фиг.3/, каждый включает усилитель 48 и пьезодефлектор 49 с отражателем на торце, источник 50 положительного опорного напряжения, источник 51 отрицательного опорного напряжения, излучатель 52 из импульсного светодиода, щелевой диафрагмы 53 и микрообъектива 54, и включает линейку 55 многоэлементного фотоприемника и шифратор 56. Пьезодефлектор 49 является торцевым биморфным пьезоэлементом, конструктивно выполнен /фиг.4/ из первой 57 и второй 58 пьезопластин [5, с.118], внутреннего электрода 59, первого 60 и второго 61 внешних электродов. Один конец пьезопластин закреплен в держателе 62, на свободном торце закреплен отражатель 63. АЦП 40 и 41 сигнала звука идентичны [1, с.31 фиг.10] применяются без изменений, преобразуют сигналы звука в 16-разрядные коды, которые поступают на третий вход блока 35 и на второй вход блока 36. Кодеры 24-29 идентичны, каждый включает /фиг.5/ последовательно соединенные регистр 64, схему 65 сравнения /компаратор/, счетчик 66 импульсов и дешифратор 67, последовательно соединенные блок 68 элементов задержек, блок 69 ключей в буферный накопитель 70 кодов кадра, 1-8 информационными входами являются поразрядно объединенные входы регистра 64, первые входы схемы 65 сравнения и входы блока 68 элементов задержек. Выходами являются с первого по девятый выходы буферного накопителя 70 кодов кадра, объем которого составляет 200000 девятиразрядных кодов.

Первый формирователь 35 кодов /фиг.7/ включает три канала, первый и второй каналы идентичны. Первый канал включает последовательно соединенные блок 71 элементов И, первый 72, второй 73 элементы ИЛИ и выходной ключ 74 и самоходный распределитель импульсов 75, второй канал включает второй блок 76 элементов И, третий 77 и четвертый 78 элементы ИЛИ и выходной ключ 79 и самоходный распределитель 80 импульсов. Третий канал включает два блока 81, 84 элементов И, пятый 82 и шестой 85 элементы ИЛИ и два самоходных распределителя 83, 86 импульсов. Блок 35 включает первый 87 и второй 88 ключи и последовательно соединенные счетчик 89 и дешифратор 90, который имеет три выхода: первый выход подключен к первому управляющему входу первого ключа 87, второй - к второму управляющему входу первого ключа 87 и к первому управляющему входу второго ключа 88, третий выход подключен к второму управляющему входу второго ключа 88 и является вторым /управляющим/ выходом блока 35, первым выходом которого являются объединенные выходы выходных ключей 74, 79. Первым, вторым и третьим информационными входами формирователя 35 кодов являются первые входы элементов И блоков 71, 76 и первые входы блоков 81 и 84 элементов И, четвертым - являются третьи входы второго и четвертого элементов ИЛИ 73, 78. Управляющими входами являются: первым - объединенные сигнальные входы ключей 87, 88 и счетный вход счетчика 89 импульсов, вторым - объединенные сигнальные входы выходных ключей 74, 79, третьим - управляющий вход счетчика 89 импульсов /U_о/. Второй формирователь 36 кодов включает /фиг.8/ два канала, выходы которых объединены. Первый канал содержит последовательно соединенные блок элементов И 91, первый 92, второй 93 элементов ИЛИ и выходной ключ 94 и самоходный распределитель 95 импульсов. Второй канал включает первый 96 и второй 97 блоки блоки элементов И, третий элемент ИЛИ 98, выход которого подключен к второму входу второго элемента ИЛИ 93 в первом канале, и первый самоходный распределитель 99 импульсов и включает последовательно соединенные четвертый 100 и пятый 101 элементы ИЛИ и выходной ключ 102 и второй самоходный распределитель 103 импульсов. Блок 36 включает первый 104, второй 105 ключи, счетчик 106 импульсов и дешифратор 107, выходы которого подключены: первый - к первому управляющему входу первого ключа 104, второй - к второму управляющему входу первого ключа 104 и к первому управляющему входу второго ключа 105, третий - к второму управляющему входу второго ключа 105. Информационными входами блока 36 являются: первым - первые входы блока 91 элементов И, вторым - первые управляющие входы элементов И блоков 96, 97 второго канала, третьим - третий вход элемента ИЛИ 93, четвертым - второй вход элемента ИЛИ 101. Выходом являются объединенные выходы выходных ключей 94, 102. Управляющие входами являются: первым - объединенные входы /10 МГц/ ключей 104, 105 и вход U_сч счетчика 106, вторым - объединенные сигнальные входы /90 МГц/ выходных ключей 94, 102, третьим - управляющий вход /U_о/ 50 кГц счетчика 106 импульсов.

Приемная сторона включает /фиг.9/ антенну, блок 106 управления /выбор каналов/, первый и второй тракты приема и обработки кодов видеосигналов, устройство отображения видеоинформации, канал формирования управляющих сигналов и два идентичных канала воспроизведения звука. Первый тракт приема и обработки кодов видеосигналов производит прием и обработку кодов сигналов R_п, G_п и R_л, G_л и включает последовательно соединенные блок 109 приема радиосигнала, усилитель 110 радиочастоты и двухполярный амплитудный детектор 111, первый 112 и второй 113 формирователи импульсов, включает канал сигнала R, содержащий последовательно соединенные первый декодер 114, блок 115 обработки кодов и вновь введенные накопитель 116 кодов кадра и формирователь 117 управляющих сигналов, и включает канал сигнала G, содержащий последовательно соединенные второй декодер 118, блок 119 обработки кодов, и вновь введенные накопитель 120 кодов кадра и формирователь 121 управляющих сигналов. Второй тракт производит прием и обработку кодов сигналов В_п и В_л и включает блок 122 приема радиосигнала, усилитель 123 радиочастоты, двухполярный амплитудный детектор 124, третий 125 и четвертый 126 формирователи импульсов и включает канал сигнала В, содержащий последовательно соединенные третий декодер 127, блок 128 обработки кодов, вновь веденные накопитель 129 кодов кадра и формирователь 130 управляющих сигналов. Приемная сторона включает светодиодный экран 131 /СД-экран/, ИК-передатчик 132, расположенный на корпусе СД-экрана, 3Д-очки 133 с ИК-приемником 134 на оправе очков. Порядок работы приемной стороны определяет канал формирования управляющих сигналов, включающий последовательно соединенные блок 135 выделения строчных синхроимпульсов /ССИ/, синтезатор 136 частот, ключ 137, счетчик 138 импульсов и дешифратор 139 и последовательно соединенные блок 140 выделения синхроимпульсов стереопар /СИС/ и второй ключ 141. Приемная сторона включает, как и в прототипе, идентичные первый 142 и второй 143 каналы воспроизведения звука, каждый из которых содержит преобразователь кодов звука в аналоговые сигналы /ЦАП/, усилитель мощности и громкоговоритель. Изображение с СД-экрана зрителем воспринимается объемным через 3Д-очки 133. При воспроизведении на экране правого и левого кадров стекла очков поочередно теряют прозрачность, каждый глаз видит свой кадр, что и дает стереоэффект. Стекла ЗД-очков выполнены по технологии ЖК-ячеек просветного типа, используемые как электронно-управляемые светофильтры /затворы/ [3, с.558, 559, 564, 565].

С приходом сигнала СИС 25 Гц с блока 140 в ИК-передатчик 132 он излучает ИК-импульс, принимаемый ИК-приемником 134, который выдает управляющий сигнал в ЖК-ячейку левого стекла, затемняя его на 20 мс, затем ИК-приемник выдает второй сигнал в ЖК-ячейку правого стекла, затемняя его на 20 мс, в результате каждый глаз видит свой кадр. Декодеры 114, 118, 127 идентичны, каждый включает /фиг.10/ последовательно соединенные первый 9-разрядный регистр 144, накопитель 145 кадра емкостью на 200000 9-разрядных кодов /200_отсч×1000 строк/, второй 9-разрядный регистр 146, первый блок 147 ключей из восьми ключей и третий 8-разрядный регистр 148, последовательно соединенные второй блок 149 ключей из восьми ключей, 8-разрядный вычитающий счетчик 150 импульсов и дешифратор 151, первый 152, второй 153, третий 154 и четвертый 155 ключи. Информационным входом (с блока 112) декодера является информационный вход первого регистра 144, выходом являются с первого по восьмой выходы третьего регистра 148. Управляющими входами являются: первым - первый управляющий вход /90 МГц/ первого регистра 144, вторым - объединенные второй управляющий вход /U_выд 10 МГц/ регистра 144 и сигнальный вход ключа 154, третьим - объединенные сигнальные входы /40 МГц/ первого 152, второго 153 и четвертого 155 ключей.

Блоки 115, 119, 128 обработки кодов идентичны, каждый включает /фиг.12/ триггер 156, вход которого является управляющим входом блока /40 МГц/, первый 157 и второй 158 блоки ключей по восемь штук в каждом, первый 159, второй 160, третий 161 и четвертый 162 регистры, сумматор 163, первый 164 и второй 165 блоки задержек и 16 диодов. Информационными входами блока 115 являются поразрядно объединенные входы блоков 157, 158, на них в параллельном виде с декодера 114 поступают коды сигнала R с частотой дискретизации 40 МГц. Выходами являются поразрядно объединенные выходы сумматора 163 /0-7/ и блоков 164, 165 /1-8/ задержек. Блоки 164, 165 задержек задерживают коды на 25 нс. Частота следования кодов после удвоения отсчетов с выхода блока 115 /118, 127/ 80 МГц /40 МГц×2/, т.е. через 12,5 нс. Накопители 116, 120, 129 кодов кадра идентичны, каждый включает /фиг.13/ блоки 166 регистров по числу строк в кадре, 1000 штук. Информационным входом блока 116 /120, 129/ являются поразрядно объединенные 1-8 входы блоков 166_1-1000. Управляющими входами являются: первым - первый управляющий вход /U_к 50 Гц/ первого блока 166₁ регистров, вторым - объединенные вторые управляющие входы /U_выд 50 кГц/ блоков 166_1-1000 регистров, третьим - объединенные третьи управляющие входы /U_д 80 МГц/ блоков 166_1-1000 регистров. Каждый управляющий выход предыдущего блока 166 регистров является первым управляющим входом /50 кГц/ каждого последующего блока 166 регистров. Управляющий выход последнего блока 166₁₀₀₀ регистров подключен параллельно к четвертым управляющим входам всех блоков 166 регистров. Выходами накопителя 116 кодов кадра являются выходы всех блоков 166_1-1000 регистров, всего которых 12,8×10⁶ /1600×8×1000/. Блоки 166 регистров идентичны, каждый включает /фиг.14, 15/ первый 167 и второй 169 ключи, распределитель 169 импульсов и восемь регистров 170_1-8, каждый из которых содержит 1600 разрядов по числу отсчетов в строке. Информационными входами блоков 166 являются с первого по восьмой поразрядно объединенные третьи входы разрядов восьми регистров 170. Выходами являются параллельные выходы всех разрядов /1600/ восьми регистров 170, всего выходов 12800 /1600×8/. Выходы 1000 блоков 166 являются выходами каждого накопителя 116, 120, 129 кодов кадра, которых 12,8×10⁶ /12800×1000/. Управляющими входами являются: первым - первый управляющий вход /50 Гц/ первого ключа 167, вторым сигнальный вход /U_выд 50 кГц/ второго ключа 168, третьим - сигнальный вход /U_д 80 МГц/ первого ключа 167, четвертым - первый управляющий вход второго ключа 168. Последний выход распределителя 169 импульсов является управляющим выходом блока 166 регистров для следующего блока 166₂ регистров и подключен к первому управляющему входу первого ключа 167 /фиг.15/. Выход первого ключа подключен к входу распределителя 169 импульсов, выходы которого последовательно с первого по 1600-й подключены к первым /тактовым/ входам разрядов восьми регистров 170. Выход второго ключа 168 подключен параллельно к вторым входам разрядов восьми регистров 170 и к второму управляющему входу своего ключа 168, прошедший один импульс U_выд закрывает ключ 168. Выходы накопителей 116, 120, 129 кодов кадра /фиг.9/ подключены к информационным входам своих формирователей 117, 121, 130 управляющих сигналов, назначение которых выполнять преобразование ″код - число импульсов излучений" для получения скважности излучений светодиода в СД-экране 131 в периоде кадра соответственно величине кода сигнала. Каждый из блоков 117, 121, 130 включает преобразователей по числу отсчетов в строке 16090 и числу строк 1000 в кадре, т.е. 1,6×10⁶.

Блоки 117, 121, 130 идентичны, каждый включает /фиг.16/ блок 171 формирователей импульсов, содержащий идентичных схем формирования импульсов по числу преобразователей, вход которого /50 Гц/ является управляющим входом формирователя управляющих сигналов, преобразователи ″код - число импульсов излучений″, которых по числу разрешения в кадре 1,6×10⁶. Каждый из преобразователей ″код - число импульсов излучений" включает последовательно соединенные дешифратор 172, с 1 по 8 информационные входы которого являются и информационными входами преобразователя, блок 173 ключей из 255 ключей и выходной ключ 174, включает самоходный распределитель 175 импульсов и источник 176 питания своего светодиода в СД-экране. Выходы дешифратора 172 подключены к первым соответствующим управляющим входам блока 173 ключей, выходы которых объединены и подключены к управляющему входу U_от выходного ключа 174, сигнальный вход которого подключен к выходу источника 176 питания. Самоходный распределитель 175 импульсов подключен к соответствующему выходу в блоке 171 формирователей импульсов и имеет 255 разрядов, выходы которых подключены к сигнальным входам соответствующих ключей в блоке 173 ключей /вход 2/. Информационными входами блока 117 /121, 130/ являются информационные входы всех преобразователей ″код - число импульсов излучений″, выходы выходных ключей 174 преобразователей являются выходами блока 117 формирования управляющих сигналов, которые подключены к соответствующим входам СД-экрана 131. Исходное состояние выходных ключей 174 и ключей в блоках 173 закрытое. На вход блока 171 поступает управляющий сигнал 50 Гц, который параллельно поступает на входы схем формирователей импульсов, формирующих импульсы соответствующей амплитуды и длительности, являющиеся пусковыми импульсами U_п для самоходных распределителей 175 импульсов.

Один импульс с U_от с блока 173 открывает выходной ключ 174 на интервал в 78 мкс: ,

где 20 мс - длительность кадра ,

255 - разрешение 8-разрядного кода, число выходов с самоходного распределителя 175 импульсов.

С приходом кода в дешифратор 172 сигналы с его выходов открывают соответствующее число ключей в блоке 173, которые пропускают с выходов блока 175 соответствующее число сигналов U_от в выходной ключ 174, и светодиод в экране 131 выдает число излучений по 78 мкс каждое соответственно величине кода цветового сигнала. Чем больше величина кода, тем больше импульсов открытия поступает на управляющий вход выходного ключа 174, тем большее число излучений выдаст запитываемый светодиод. Пример распределения импульсов излучений в периоде соответственно величине кода видеосигнала приводится в таблице 1.

Таблица 1 Код на входе блока 172 Распределение импульсов излучения за период кадра 20 мс Число излучений за кадр 00000000
00000001
00000010
00000011
.
.
.
11111110
11111111 00…
00…
00…
00…
1,
1, 88…
64
2,
2, 128
128
.
.
.
3,
3, 176
4…
4… 192 00
…00
…00
…00 0
1
2
3
.
.
.
254
255 253, 254, 00
253, 254, 255 0 - отсутствие излучения,
1, 2, 3, … 255 - номера следования излучений в периоде кадра

Следование излучений в периоде кадра через равномерные интервалы способствует правильному восприятию зрением человека цветопередачи изображения на экране. Инерционность применяемых светодиодов должна быть не более 1 мкс. По окончании накопления кодов кадра блоками 116, 120, 129 коды сигналов R, G, В синхронно поступают в формирователи 117, 121, 130 управляющих сигналов. Коды преобразуются в соответствующее число излучений светодиодов за период кадра. Современные технологии позволяют выполнить каждый из блоков 116, 120, 129 и 117, 121, 130 в одной микросхеме. Плоскопанельный СД-экран 131 представляет совокупность элементов в матрице по числу разрешения кадра 1600000 /1600×1000/, выполняемых в стекле СД-экрана, включающего экранное стекло и матрицу из элементов по числу разрешения в кадре. Каждый элемент включает три светодиодных ячейки /СД-ячейки/, каждая из которых излучает один из основных цветов R, G, B. СД-ячейка содержит /фиг.17/ светодиод 191 белого свечения и соответствующий цветной светофильтр 192. Три СД-ячейки составляют элемент матрицы /фиг.18/, расположение элементов матрицы и СД-ячеек на фиг.19. Уровень яркости излучения СД-ячейки воспринимается зрением человека пропорционально числу импульсов излучения светодиода за период кадра и может быть в диапазоне от одного до 255 излучений. Суммарное излучение трех основных цветов тремя СД-ячейками формирует для зрения цветовой тон и яркость одного пиксела экрана. В качестве светодиодов применяются сверхъяркие светодиоды белого свечения фирм ″Nichia″, ″Ledtronics″, ″Kingbright([6, с.47]. Светодиоды исполняются методом микроэлектронной технологии в экранном стекле, размеры светодиодов принимаются диаметром в 0,5 мм /фиг.17, 18/. Размер одного элемента матрицы 1×1 мм. Размер СД-экрана 131 составляет:

по горизонтали 1600×1 мм=1600 мм, по вертикали 1000×1 мм=1000 мм, по диагонали 1886 мм, или 74 дюйма.

Блок 135 выделения строчных синхроимпульсов ССИ включает /фиг.20/ первый 177, второй 178, третий 179 счетчики импульсов, первый 180, второй 181 элементы И, первый 182, второй 183, третий 184 элементы НЕ и диод. С приходом на счетные входы счетчиков синхронно трех кодов ССИ из девяти единиц 111111111 на выходе появляется импульс ССИ /50 кГц/. При других кодах, хотя бы в одном из них будет ноль, который с элемента НЕ обнулит все счетчики, и ложного ССИ на выходе не будет. Блок 140 выделения синхроимпульсов стереопар СИС включает /фиг.21/ первый 185, второй 186 счетчики импульсов, первый 187 и второй 188 элементы И, два элемента НЕ 189 и 190 и диод. С приходом на счетные входы счетчиков синхронно двух кодов из девяти единиц и на вход элемента И 188 импульса ССИ с блока 135 на выходе блока 140 появляется импульс СИС /25 Гц/.

ФЭП 1 формирует шесть аналоговых видеосигналов двух изображений правового 2 и левого 7 объектов. Объектив 2 создает правое изображение в фокальной плоскости, в которой расположена фоточувствительная сторона первой 3 матрицы ПЗИ. Объектив 7 создает левое изображение в фокальной плоскости, в которой расположена фоточувствительная сторона второй 8 матрицы ПЗИ. Обе матрицы имеют оптическое разрешение не менее 1600×1000, выполнены трехслойными по технологии ХЗ. В первом периоде кадра /правом/ на каждый из трех слоев матрицы 3 /вход 1/ с ключа 16 поступают импульсы 50 кГц для считывания сигналов с пикселов матрицы по вертикали, на второй вход матрицы 3 с ключа 14 поступают импульсы 40 МГц для считывая сигналов R, G, В по горизонтали с пикселов [3, c.832]. Аналоговые сигналы с пикселов матрицы 3 поступают на входы предварительных усилителей соответственно 4, 5, 6. Во втором периоде кадра /левом/ с ключа 17 на первый вход матрицы 8 на каждый из трех ее слоев поступают импульсы частоты строк 50 кГц для считывания сигналов с пикселов по вертикали, с ключа 15 на второй вход матрицы 8 поступают сигналы 40 МГц для считывания по горизонтали с пикселов матрицы 8 сигналов R_л, G_л, В_л. Аналоговые сигналы пикселов с матрицы 8 поступают на входы предварительных усилителей 9, 10, 11. С предварительных усилителей 4-11 аналоговые видеосигналы поступают на входы АЦП соответственно 18-23. Поочередная выдача кодов стереопар с АЦП 18-20 в кодеры 24-26 и с АЦП 21-23 в кодеры 27-29 выполняется сигналами дискретизации 40 МГц с ключей 14 и 15. Импульсы 50 Гц с выхода 7 синтезатора 34 частот поступают в триггер 13 через ключ 12, который для синхронизации начала стереопары с правого кадра, открывается сигналом 25 Гц /частота стереопар/ с первого выхода синтезатора 34 частот. Ключ 12 остается открытым на все время работы. В период правого кадра импульсы 40 МГц дискретизации проходят открытый ключ 14 и поступают на тактовые входы АЦП 18-20. В период левого кадра импульсы 40 МГц проходят открытый ключ 15 и поступают на тактовые входы АЦП 21-23. Синтезатор 34 частот выдает: с первого выхода импульсы 25 Гц частоты стереопар, со второго выхода - импульсы 10 МГц второй частоты дискретизации, с третьего выхода тактовые импульсы 90 МГц, с пятого - импульсы 50 кГц частоты строк, с шестого - импульсы 40 МГц первой частоты дискретизации, с седьмого - импульсы 50 Гц частоты кадров, с восьмого выхода синусоидальные колебания 1350 МГц несущей частоты. Задающий генератор 33 генерирует синусоидальные колебания со стабильностью 10^-7. АЦП 40, 41 преобразуют звуковые сигналы в 16-разрядные коды. АЦП 18-23 идентичны /фиг.3/, имеют один принцип преобразования, заключающийся в развертке луча от импульсного светодиода 52 отражателем пьезодефлектора 49 по плоскости входных окон фотоприемников линейки 55. Световой импульс преобразуется в электрический сигнал, возбуждающий соответствующую шину в шифраторе 56, который выдает код мгновенного значения входного цветового сигнала. Частота дискретизации 40 МГц. Источник излучения - импульсный светодиод с временем срабатывания до 20 нс. Линейка 55 включает 255 фотоприемников для кодирования сигналов 8-разрядным кодом. Фотоприемниками являются лавинные фотодиоды ЛФД с временем срабатывания 5 нс. Шифратор 56 с временем срабатывания до 20 нс и формирует коды с 00000001 по 11111111. Первому фотоприемнику в линейке 55 соответствует код 00000001, второму - 00000010, третьему - 00000011 и т.д., 255-у - код 11111111. Время преобразования АЦП составляет 25 нс, удовлетворяющее частоте 40 МГц /25 нс/.

Работа кодера 24-29, фиг.5.

8-разрядные коды с АЦП 18 поступают в параллельном виде на 1-8 входы регистра 64, на первые схемы сравнения 65 и на входы блока 68 элементов задержек. Исходное состояние ключей в блоке 69 открытое. Код в блоке 68 задерживается на 18 нс /время срабатывания схемы сравнения/ и поступает через открытые ключи блока 69 на 1-8 разряды буферного накопителя 70 кодов кадра емкостью 200×10³ 9-разрядных кодов. Схема сравнения выполняет сравнение по величине каждого предыдущего и последующего кодов с целью выявления их равенства или неравенства. При следовании неравных кодов они проходят через блок 68, открытые ключи блока 69 и поступают на 1-8 разряды буферного накопителя 70 кодов. Выдача кодов из блока 70 выполняется сигналами U_выд 10 МГц с ключа 31 /32/. Поступление кодов в блок 70 при следовании неравных кодов идет с частотой 40 МГц. В общем потоке кодов имеется большое число и равных по величне кодов, причем чем выше частота дискретизации, тем равных кодов будет больше. Кодер выполняет сжатие потока с плавающим коэффициентом от 1 до 255. Средний общий коэффициент сжатия принимается 4, поэтому сигналы выдачи с блока 70 принимаются частотой в 10 МГц. При коэффициенте сжатия более 4 частота дискретизации 10 МГц будет тем более удовлетворять. Схема 65 сравнения выполняет сравнение по величине каждого предыдущего и последующего кодов и представляется двумя микросхемами 530 СП1 с временем сравнения 18 нс [7, с.279]. При неравенстве А>В появляется сигнал на выходе 2 блока 65 /в микросхеме выход 5 [7, с.272 рис.2.190]/, при равенстве кодов А=В появляется сигнал на выходе 1 блока 65 /в микросхеме выход 6/, при А<В сигнал с выхода 3 /в микросхеме выход 7/. При равенстве кодов сигнал с выхода 1 блока 65 закрывает ключи в блоке 69, поступает счетным импульсом U_сч на вход счетчика 66 и на первый управляющий вход регистра 64 U_выд. Счетчик 66 производит счет импульсов с выхода 1 блока 65, пока идут равные по величине коды. Счетчик 66 8-разрядный, максимальный код в нем 11111111 /255/.

Отсюда и плавающий коэффициент сжатия от 1 до 255. Если применить счетчик с большей разрядностью, то и коэффициент сжатия будет выше: при 9-разрядном счетчике коэффициент будет с 1 по 511. Счетчик 66 из микросхем К531ИЕ160 с временем срабатывания 8 нс [7, c.428].

При появлении неравных кодов со схемы 65 следует сигнал с выхода 2 или 3, которые объединены. Сигнал с них используется для выдачи U_выд кода числа равных кодов из счетчика 66 через диоды в 1-8 разряды блока 70 и для заполнения в блоке 70 9-го разряда, используемого при декодировании для опознания по нему кода числа равных кодов, этот же сигнал открывает ключи в блоке 69 /вход 1/ и обнуляет регистр 64 /вход 2/. Выданный перед этим с блока 70 код является первым кодом в последовательности, на диаграмме 1 фиг.6 они помечены крестиками. Коды, равные по величине, подсчитанные счетчиком 66, исключаются из потока кодов, диаграмма 111. Исключение равных кодов по величине из потока кодов определяет коэффициент сжатия. Емкость буферного накопителя кодов 70 соответствует числу 9-разрядных кодов кадра /200000/ и обеспечивает темп прохода кодов с частотой 10 МГц. При следовании подряд кодов, равных по величине более 255 штук, в работу вступает дешифратор 67. При коде 11111111 со счетчика 66 дешифратор 67 выдает импульс, который одновременно открывает ключи в блоке 69 /вход 1/, обнуляет регистр 64 /вход 2/, выдает сигналом U_выд код из счетчика 66 /вход 1/ и обнуляет счетчик 66 /вход 2/, а в 9-й разряд блока 70 поступает сигнал опознания кода числа равных кодов. Пропускная способность кодера определяется временем срабатывания схемы сравнения 65 /18 нс/ и составляет до 50 Мбайт/с. С выходов кодеров 24, 27 коды в параллельном виде поступают на первый информационный вход формирователя 35 кодов, с кодеров 25, 28 - на второй информационный вход того же блока 35, с кодеров 26, 29 - на первый информационный вход второго формирователя 36 кодов.

Формирователь 35 кодов первым в строке выдает код строчного синхроимпульса ССИ, из сжатого потока кодов формирует и выдает с 2-го по 198 коды сигналов R_п, G_п или R_л, G_л и затем два кода звука 199 и 200. Второй формирователь 36 кодов первым в строке выдает коды ССИ и СИС /фиг.2/, из сжатого потока кодов выдает коды со 2-го по 198 и два кода звука 199 и 200. Единицы в кодах R_п, R_л представляются положительными полусинусоидами моночастоты 90 МГц со стабильностью 10^-7, единицы в коде G_п, G_л представляются отрицательными полусинусоидами той же моночастоты 90 МГц, единицы в кодах В_п, В_л представляются положительными полусинусоидами 90 МГц.

Работа формирователей 35, 36 кодов, фиг.7, 8.

Временные диаграммы работы блоков на фиг.23. Блоки 35, 36 преобразуют поступающие с кодеров параллельные коды в последовательные и заменяют в них представление единиц на положительные и отрицательные полусинусоиды моночастоты 90 МГц стабильность 10^-7. Коды с кодеров 18, 21 поступают на первый информационный вход блока 35 /фиг.1/, на второй информационный вход блока 35 поступают коды с кодеров 19 и 22, на третий информационный вход поступают коды звука с АЦП 40 и на четвертый информационный вход поступает код сигнала ССИ с блока 37. 9-разрядные коды с кодеров поступают на первые входы элементов И блоков 71 и 76, на вторые входы которых поступают последовательно 9 импульсов с выходов самоходных распределителей импульсов 75 и 80, сигнал пуска на которые поступает с первого ключа 87. С выходов элементов И блоков 71, 76 импульсы последовательно через элементы ИЛИ 72, 73 и 77, 78 поступают на входы выходных ключей соответственно 74 и 79 и открывают их на время своей длительности 11 нс ключи 74, 79. Ключ 74 в открытом состоянии пропускает одну положительную полусинусоиду на выход, выходной ключ 79 в открытом состоянии пропускает одну отрицательную полусинусоиду на выход. Выходы выходных ключей объединены, и на выходе блока 35 выходной сигнал представляется полными или неподными синусоидами частоты 90 МГц. На вход блока 71 поступают коды R_п /R_л/, единицы в этих кодах представляются на выходе блока 35 положительныи полусинусоидами. На вход блока 76 поступают коды G_п /G_л/, единицы в этих кодах представляются отрицательными полусинусоидами. Сигналы с первого выхода блока 35 модулируют несущую частоту 1350 МГц в амплитудном модуляторе 44 /фиг.1/. Очередность формирования сигналов ССИ, кодов строки и звука определяют сигналы с дешифратора 90. Счетчик 89 8-разрядный ведет счет с 1 по 200 частоты 10 МГц. При коде 00000001 импульс с первого выхода дешифратора 90 открывает ключ 87, пропускающий сигналы 10 МГц как U_п в блоки 75, 80, со второго отсчета строки по 198 формируются коды сигналов R_п, G_п /R_л, G_л/. При 198 импульсе в счетчике 89 код 11000110, по которому дешифратор 90 выдает сигнал со второго выхода, который закрывает ключ 87 и открывает ключ 88. Импульс с U_п с ключа 88 запускает самоходные распределители 83, 86 импульсов, на вторые входы элементов И блоков 81, 84 поступают сигналы с блоков 83, 86, а на первые входы блока 81 приходят импульсы с 1 по 8 разрядов кода звука, на первые входы блока 84 приходят импульсы с 9 по 16 разрядов кода звука с АЦП 40. Ключ 88 открыт, пока проходят два кода звука во время 199- и 200-го отсчетов строки /фиг.2/. При поступлении в счетчик 89 200-го импульса строки с третьего выхода дешифратора импульс закрывает ключ 88 и является вторым выходом с блока 35, сигнал с него U_п запускает в работу самоходный распределитель 37, который в момент первого отсчета в каждой строке /фиг.2/ выдает на третьи входы элементов ИЛИ 73 и 78 код ССИ из 9-и единиц 111111111. Этот код является первым кодом каждой строки. Далее процессы повторяются. В кодах звука единицы разрядов с 1 по 8 представляются положительными полусинусоидами, единицы в разрядах с 9 по 16 представляются отрицательными полусинусоидами. На первый информационный вход формирователя 36 кодов /фиг.8/ поступают коды с кодеров 26, 29 сигналов В_п или В_л на входе блока 91, на вторые входы которого поступают последовательно импульсы с самоходного распределителя 95 импульсов. С выходов блока 91 импульсы через элементы ИЛИ 92, 93 открывают на время своей длительности 11 нс выходной ключ 94, пропускающий в открытом состоянии одну положительную полусинусоиду. Единицы кодов В_п и В_л представляются положительными полусинусоидами.

С приходом в счетчик 106 198-го импульса строки сигнал с второго выхода дешифратора 107 закрывает ключ 104 и открывает ключ 105, запускаются в работу самоходные распределители 99, 103 импульсов, и сигналы 1-8 разрядов кода звука поступают на вход выходного ключа 94, сигналы 9-16 разрядов кода звука поступают на вход выходного ключа 102. Единицы в разрядах 1-8 кода звука представляются положительными полусинусоидами, единицы в разрядах 9-16 представляются отрицательными полусинусоидами. С приходом в счетчик 106 200-го импульса строки сигнал с третьего выхода дешифратора 107 закрывает ключ 105, следует период следующей строки, в котором с блока 37 на третий вход второго элемента ИЛИ 93 поступают импульсы кода ССИ, с блока 38 на второй вход пятого элемента ИЛИ 101 поступают импульсы кода СИС. Код СИС является первым кодом в первой строке только каждого правого кадра и представляются его единицы отрицательными полусинусоидами, а код ССИ является первым кодом в каждой строке, его единицы представляются положительными полусинусоидами. Самоходный распределитель 37 импульсов имеет девять разрядов, выходы их объединены /фиг.1/, с приходом на вход блока 37 сигнала U_п /со второго выхода блока 35/ с него выдается на 4 вход блока 35 и на третий вход блока 36 9-разрядный код ССИ. Самоходный распределитель 38 импульсов имеет 9 разрядов, выходы которых объединены и подключены к четвертому входу блока 36. Счетчик 39 двухразрядный ведет счет импульсов со второго выхода блока 35 /фиг.1/, обнуляется сигналом стереопар 25 Гц с первого выхода синтезатора 34 частот. С приходом на счетчик 39 второго импульса с блока 35 /конец периода левого кадра/ с второго выхода счетчика 39 следует сигнал U_п в блок 38.

Спектр амплитудно-модулированного сигнала передатчика 42 /фиг.22/ состоит из несущей частоты 1350 МГц и двух боковых частот: верхней 1440 МГц и нижней 1260 МГц. Сама несущая частота и одна из боковых частот в информационном смысле являются избыточными, поэтому в каждом амплитудном модуляторе 44, 46 /фиг.1/ подавляется несущая частота и отфильтровывается ненужная боковая частота. Амплитудный модулятор 44 выдает в выходной усилитель 45 верхнюю боковую частоту 1440 МГц, амплитудный модулятор 46 выдает в выходной усилитель 47 нижнюю боковую частоту 1260 МГц. Первый канал передатчика 42 излучает верхнюю боковую частоту с информацией кодов R_п, G_п /R_л, G_л/ и при стабильности несущей в

10^-7 занимает в эфире полосу ±144 Гц /288 Гц/. Второй канал излучает нижнюю боковую частоту с информацией кодов В_п /В_л/ и занимает в эфире полосу ±126 Гц /252 Гц/. Используемый способ передачи информации имеет высокую степень защищенности от помех: энергия помех в таких узких полосах окажется мизерной, и применяемый в передаче гармонический /синусоидальный/ сигнал менее всего подвергается искажению. На приемной стороне принимаются два радиосигнала блоками 109, 122 /фиг.9/, являющиеся селекторами каналов соответствующих диапазонов с электронной настройкой. Каждый блок включает входную цепь, усилитель радиочастоты и смеситель [8 с.132]. Полосовой фильтр усилителя радиочастоты перестраивается напряжением смещения с блока 108 управления /выбором каналов/. Радиочастотный сигнал через петлю связи поступает на смеситель, сюда же с синтезатора 136 частот (выход 5) подается частота, равная несущей частоте передатчика 42, необходимая при детектировании однополосного сигнала [9, с.146]. Сигнал со смесителя, являющийся выходным сигналом блока 109 /122/, поступает на вход усилителя 110 /123/ радиочастоты, где усиливается до необходимой величины и поступает на вход двухполярного амплитудного детектора 111 /124/. Вторые входы синтезатора 136 частот подключены к второй группе выходов блока 108 управления, при включении канала передачи сигнал с соответствующего выхода блока 108 поступает в блок 136 и определяет выход требуемой несущей частоты на третьи входы блоков 109, 122. Двухполярные детекторы 111, 124 выполнены по схеме на фиг.11. Диод Д1 выделяет положительную огибающую модулирующего сигнала /фиг.23, диагр.9/. Диод Д2 из модулирующей выделяет огибающие положительных полусинусоид - символов единиц сигнала R /диагр.10/, диод Д3 из модулирующей выделяет огибающие отрицательных полусинусоид - символы единиц сигнала G /диагр.11/. Аналогично и в блоке 124 для сигнала В. С первого выхода блока 111 продетектированные положительные полусинусоиды частоты 90 МГц поступают на вход формирователя 112 /125/ импульсов, со второго выхода блока 111 продетектированные отрицательные полусинусоиды поступают на вход второго формирователя 113 /126/ импульсов. Формирователи импульсов выполнены по схеме несимметричного триггера с эмиттерной связью [10, с.209], формирующего прямоугольные импульсы из гармонически изменяющихся сигналов. Импульсы имеют одну полярность и длительность, равную длительности импульсов на передающей стороне. Единицы в кодах теперь представляются наличием импульса, нули их отсутствием. При включении питания приемной стороны ключ 137 в закрытом состоянии. Порядок работы приемной стороны определяется сигналами управления с канала формирования управляющих сигналов. Задающая роль принадлежит блоку 135 выделения ССИ. Условием появления ССИ на выходе блока 135 является синхронный приход на входы блока трех кодов из 9-и единиц. С приходом на входы трех ССИ с выхода блока 135 идет строчный импульс ССИ 50 кГц, поступающий на первый вход синтезатора 136 частот, по которым выполняется подстройка частоты синтезатора 136 частот.

Собственная стабильность частоты синтезатора 136 частот 10^-6. Синтезатор 136 частот выдает: с первого выхода импульсы дискретизации 10 МГц, со второго - тактовые импульсы 90 МГц, с третьего выхода импульсы 100 кГц частоты дискретизации звука, с четвертого - импульсы дискретизации 40 МГц, с пятого - синусоидальные колебания несущей частоты, с шестого - импульсы 80 МГц двойной частоты дискретизации, с седьмого - импульсы 50 Гц частоты кадров. Коды цветовых сигналов с формирователей 112, 113, 125 импульсов в последовательном виде поступают на информационные входы декодеров соответственно 114, 118, 127.

Работа декодеров 114, 118, 127, фиг.10.

Коды в последовательном виде приходят с частотой 10 МГц на информационный вход первого регистра 144, на первый /тактовый/ управляющий вход которого поступают тактовые импульсы 90 МГц и на второй управляющий вход поступают сигналы U_выд 10 МГц, на третий управляющий вход декодера поступают импульсы дискретизации 40 МГц. Заполняя девять разрядов регистра 144, код приобретает параллельный вид, в котором он в дальнейшем и используется. С регистра 144 коды выдаются с частотой 10 МГц в накопитель 145 кодов кадра емкостью в 200000 9-разрядных кодов. Накопитель 145 принимает коды кадра, которые выдаются из него сигналами с ключа 154 с частотой 10 МГц. При закрытом состоянии ключа 154 накопитель 145 накапливает коды. Исходное состояние ключей в декодере 114: в блоке 149 закрытое, в блоке 146 открытое, ключей 152, 154, 155 открытое, ключа 153 закрытое. В 1-8 разряды второго регистра 146 поступают 1-8 информационные сигналы кода, а при наличии в девятом разряде сигнала опознания кода числа равных кодов он поступает в девятый разряд регистра 146. С регистра 146 код выдается сигналом U_выд с ключа 155 уже с частотой 40 МГц. Пока в регистр 146 поступают коды без сигнала в 9-м разряде, они поступают через открытые ключи блока 147 в третий регистр 148, а с него выдаются сигналами U_выд1 с ключа 152 на выход декодера. Сигнал U_выд1 и обнуляет разряды регистра 148. При поступлении в регистр 146 кода с сигналом в девятом разряде сигнал с 9-го разряда регистра 146 закрывает ключи блока 147, закрывает ключи 152, 154, 155, открывает ключ 153 и ключи в блоке 149. Выдача кодов с регистра 146 прерывается, а накопитель 145 производит накопление кодов кадра, так как в него продолжают поступать коды. Код числа равных кодов через открытые ключи блока 149 поступает в вычитающий счетчик 150 импульсов, на счетный вход которого с ключа 153 поступают счетные импульсы 40 МГц. Импульс с ключа 153 поступает и как сигнал U_выд2 на второй управляющий вход регистра 148 и выдает содержащийся в нем код, но не обнуляет его разряды. Поэтому пока идет работа счетчика 150 на вычитание, из регистра 148 выдается один и тот же код, эти коды являются изъятыми из потока при сжатии информации в кодере на передающей стороне. С выхода регистра 148 идет восстановленный на 100% поток кодов. С регистра 148 идут только 8-разрядные коды с дискретизацией 40 МГц в блок 115. По окончании вычитания в счетчике 150 в дешифратор 151 поступает код из одних нулей. С выхода дешифратора 151 сигнал одновременно закрывает ключи в блоке 149, закрывает ключ 153, открывает ключи в блоке 147 и ключи 152, 154, 155. С накопителя 145 опять выдаются коды в регистр 146, с него через ключи блока 147 в регистр 148, и процессы повторяются. Пропускная способность декодера определяется временем срабатывания 10,5 нс счетчика 150, который из микросхем 100ИЕ137 [7, с.428], плюс время срабатывания дешифратора 151 6 нс из микросхемы 100ИД161 [7, с.433]. Скорость восстановления потока кодов до 50 Мбайт/с, удовлетворяет частоте дискретизации 40 МГц.

Восстановленный поток кодов с частотой 40 МГц и числом отсчетов в строке 800 штук /200×4/ поступает в блок 115, выполняющий удвоение числа отсчетов в строке 800×2. Блоки 115, 119, 128 выполняют удвоение отсчетов в строке 800×2=1600. Удвоение выполняется получением промежуточных /средних/ кодов между каждым прошедшим и следующим за ним кодами. Блоки выполняют сложение предыдущего и последующего кодов и деление кода суммы на два. Причем деление выполняется без затрат времени отбрасыванием младшего разряда в коде суммы, как это делается при делении десятичного кода на десять. Для этого выполняется соответствующее подключение выходов сумматора 163 (фиг.12) и выходов блоков 164, 165 задержек:

выходы сумматора 163 0 1 2 3 4 5 6 7 8 объединенные выходы разрядов ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓   блоков 164, 165 1 2 3 4 5 6 7 8  

Разряд 0 означает перенос в старший разряд при сумме кодов. Удвоение отсчетов в строке сокращает период следования кодов в два раза, который равен 12,5 нс , т.е. 80 МГц. Процесс сложения двух 8-разрядных кодов должен занимать 12,5 нс. После включения питания в регистрах 159-162 нули. С приходом первого импульса 40 МГц в триггер 166 с его первого выхода сигнал U_выд1 одновременно: выдает ″код 0” с регистра 160 на первые входы сумматора 163, из регистра 161 ″код 0” в блок 165 задержек и через диоды на вторые входы сумматора 163 /сигналы выдачи и обнуляют регистры/, открывает ключи в блоке 157 на время прохода следующего кода через ключи, регистры 159, 160 заполняются кодом ″код 1″. В сумматоре идет сложение ″код 0 + код 0″. Сумматор из микросхемы с временем срабатывания 12,5 нс. По окончании сложения код суммы идет на выход сумматора, при этом делится на два, код №1 . Блоки 164, 165 задерживают коды на 25 нс, причем первая половина 12,5 нс задержки приходится на процесс сложения в сумматоре 163, следовательно, вслед за кодом №1 через 12,5 нс с блока 165 идет на выход блока 115 код №2 ″код 0″. С приходом второго импульса 40 МГц в триггер 156 он же обнуляет сумматор 163, сигнал U_выд2 со второго выхода триггера одновременно: выдает из регистра 159 ″код 1" в блок 164 и через диоды в сумматор, с регистра 162 ″код 0" в сумматор 163, открывает ключи в блоке 158, и регистры 161, 162 заполняются кодом ″код 2″. В сумматоре идет сложение ″код 0 + код 1″, по окончании которого код суммы идет на выход с делением кода суммы пополам, код №3 . Через 12,5 нс за ним следует с блока 164 код №4 ″код 1″. С приходом третьего импульса 40 МГц в триггер 156 он обнуляет сумматор, а сигнал U_выд3 с первого выхода триггера одновременно: выдает из регистра 160 ″код 1” в сумматор, из регистра 161 выдает ″код 2” в блок 165 и через диоды в сумматор, открывает ключи в блоке 157 и регистры 159, 160 заполняются кодом ″код 3″. В сумматоре 163 идет сложение ″код 1 + код 2”, код суммы идет на выход и делится попалам, код №5 , через 12,5 нс за ним следует с блока 165 код №6 ″код 2″. С приходом четвертого импульса в триггер 156 сигнал U_выд4 со второго выхода триггера одновременно: выдает с регистра 159 ″код 3” в блок 164 задержек и через диоды в сумматор, с регистра 162 выдает ″код 2” в сумматор, открывает ключи в блоке 158, регистры 161, 162 заполняются кодом ″код 4″. Сумматор выполняет сложение ″код 2 + код 3″, идет деление кода суммы на 2, с выхода сумматора 163 идет код №7 , за ним через 12,5 нс следует с блока 164 код №8 ″код 3″. С приходом 5-го импульса 40 МГц в триггер 156 сигнал U_выд5 с первого выхода триггера одновременно: выдает с регистра 160 ″код 3” в сумматор, с регистратора 161 ″код 4” в блок 165 задержек и через диоды в сумматор, открывает ключи в блоке 157, ″код 5” поступает в регистры 159, 160. Сумматор выполняет сложение ″код 3 + код 4″, деление на 2, и код №9 идет на выход. Через 12,5 нс за ним следует код №10 ″код 4″. С приходом 6-го и следующих импульсов на вход триггера 156 процессы повторяются. Выходы сумматора 0-7 и выходы 1-8 блоков задержек 164, 165 поразрядно объединены и являются выходами блока 115 /119, 128/. Коды с блоков 115, 119, 128 с частотой 80 МГц в параллельном виде поступают на информационные входы накопителей 116, 120, 129 кодов кадра.

Работа блоков 166 регистров, фиг.14, 15.

Сигналы кодов в параллельном виде поступают на третьи входы разрядов регистров 170_1-8. Заполнение регистров кодами строки начинается с открытием импульсом 50 Гц U_к первого ключа 167. Импульсы частоты кадров 50 Гц U_к поступают в блоки 116, 120, 129 с ключа 141, открываемый сигналом СИС для того, чтобы первый сигнал U_к 50 Гц являлся правым кадром в стереопаре. Ключ 167 пропускает импульсы дискретизации 80 МГц на вход распределителя 169, тактовые импульсы с которого последовательно поступают на первые входы разрядов восьми регистров 170. По заполнении регистров 170 с последнего 1600-го выхода распределителя 169 импульсов сигнал закрывает ключ 167 и в качестве управляющего выходного сигнала открывает ключ 167 в следующем блоке 166₂ регистров /фиг.13/, регистры которого заполняются кодами второй строки. За период кадра 20 мс последовательно заполняются регистры 170 всех блоков 166_1-1000 регистров в накопителях 116, 120, 129. По заполнении регистров 170 во всех блоках 166 выходной управляющий сигнал с блока 166₁₀₀₀ регистров поступает параллельно на 4-е управляющие входы блоков 166 регистров и открывает в них вторые ключи 168 которые пропускают по одному сигналу U_выд /50 кГц/, который выдает синхронно из всех блоков 166_1-1000 регистров коды кадра в свои формирователи 117, 121, 130 управляющих сигналов. Каждый накопитель кодов кадра имеет 122,8×10⁶ выходов /1600×8×1000/, которые подключены к стольким же входам в каждом формирователе 117, 121, 130 управляющих сигналов, каждый из которых имеет в своем составе 1,6×10⁶ преобразователей /1600×1000/ “код - число импульсов излучений”. Выходы 4,8×10⁶ /1,6×10⁶×3/ блоков 117, 121, 130 подключены к стольким же входам в СД-экране 131 /фиг.9/. Ввиду большого числа соединений от блоков 116, 120, 129 к блокам 117, 121, 130 и от них к СД-экрану 131 лучшим вариантом для их надежной работы будет исполнение накопителей кодов кадра и формирователей управляющих сигналов на тыльной стороне СД-экрана в единой неразборной конструкции.

Работа системы

ФЭП 1 формирует матрицами ПЗИ 3 и 8 аналоговые видеосигналы правого и левого кадров стереопары, которые преобразуются АЦП 18-23 в 8-разрядные коды с дискретизацией 40 МГц. Коды поступают в свои кодеры 24-29, выполняющие сжатие потока кодов общим коэффициентом 4. С выходов кодеров сжатые потоки кодов поступают в формирователи 35, 36 кодов, преобразующие параллельные коды в последовательные с заменой в них представление единиц с импульсов на положительные и отрицательные полусинусоиды моночастоты 90 МГц со стабильностью 10^-7. Информация кодов стереопар передается верхней и нижней боковыми частотами одной несущей частоты. Приемная сторона принимает два радиосигнала двумя трактами приема и обработки кодов, производит детектирование, выделяет синхроимпульсы строк ССИ и стереопар СИС, представление единиц в кодах возвращается к импульсам. После декодирования потока кодов декодерами 114, 118, 127 в строках восстанавливается число отсчетов 800. С декодеров следует видеорежим 800×1000×50 Гц при дискретизации 40 МГц. Блоками 115, 119, 128 выполняется удвоение отсчетов в строках с 800 до 1600, далее имеет видеорежим 1600×1000×50 Гц с частотой дискретизации 80 МГц. За первый период кадра в накопителях 116, 120,129 сосредотачиваются все коды кадра сигналов R, G, В, по окончании кадра коды выдаются в формирователи 117, 121, 130 управляющих сигналов, в которых преобразуются в соответствующее число излучений светодиодов СД-экрана. В системе отсутствуют строчная и кадровая развертки. Объемное изображение зритель воспринимает через 3Д-очки. Два канала воспроизведения звука воспроизводят стереозвук. Технические характеристики системы в таблице 2.

Таблица 2 Технические параметры Значения Передающая сторона   Несущая частота 1350 МГц Передача кодов R и G верхней боковой частотой 1440 МГц Передача кодов В нижней боковой частотой 1260 МГц Занимаемые полосы в эфире 288 и 252 Гц Тактовая частота 90 МГц Формирование изображения стереопар двумя матрицами ПЭИ Видеорежим на выходе АЦП 800×1000×50 Гц Частота дискретизации АЦП 40 МГц Диапазон сжатия кодерами потока кодов от 1 до 255 Частота дискретизации после кодеров 10 МГц Частота кадров/частота стереопар 50 Гц/25 Гц Частота строк 50 кГц Кодирование видеосигналов 8 разр., 255 уровней Приемная сторона   Видеорежим на выходе декодеров 800×1000×50 Гц Воспроизводимый видеорежим 1600×1000×50 Гц Частота дискретизации при воспроизведении 80 Мгц Частота стереопар/частота кадров 25 Гц/50 Гц Разрешение в кадре 1,6×10⁶ пикселов размер светодиодного СД-экрана 1600×1000 мм, 74″ Получение объемного изображения через 3Д-очки.

Использованные источники

1. Патент №2298297 С1, кл. H04N 15/00, бюл. 12 от 27.04.07, прототип.

2. В.И.Мураховский. Устройство компьютера, М., 2003, с.552.

3. Колесниченко О.В., Шишигин И.В. Аппаратные средства РС. 5-е изд-е, СПб., 2004, с.832, 833, 835, 558, 559, 564, 565.

4. Радиопередающие устройства. М.С.Шумилин. М., 1981, с.234-235.

5. Фридлянд И.В., Сошников С.Г. Системы автоматического регулирования в устройствах видеозаписи. М., 1988, с.118, 122, рис.5.10.

6. «Радио» №9, 2004, с.47.

7. Цифровые интегральные микросхемы. Минск, 1991, с.279, 272, рис.2.190, с.428, 433.

8. Бродский М.А. Телевизоры цветного изображения. Минск, 1988, с.132, рис.4.2.

9. Радиосвязь, вещание, телевидение. Под ред. А.Д.Фортушенко, М., 1981, с.146.

10. Баркан В.Ф., Жданов В.К. Усилительная и импульсная техника. М., 1984, с.209.

Изобретение относится к технике радиосвязи и может быть использовано для цифрового телевещания. Техническими результатами являются снижение энергоемкости системы и упрощение фотоэлектрического преобразователя на передающей стороне. Результаты достигаются тем, что в систему стереотелевидения на передающей стороне введены две матрицы ПЗИ технологии ХЗ в фотоэлектрический преобразователь, передатчик выполнен из двух каналов, использующих одну несущую частоту, приемная сторона выполнена из двух трактов приема и обработки кодов видеосигналов, в каждый канал сигнала R, G, В введены декодер, накопитель кодов кадра и формирователь управляющих сигналов. 23 ил., 2 табл.

Система стереотелевидения, содержащая передающую сторону, включающую фотоэлектрический преобразователь (ФЭП), с первого по шестой аналого-цифровые преобразователи (АЦП) видеосигнала, входы которых подключены к соответствующим выходам ФЭП, первый и второй АЦП сигнала звука, на информационные входы которых поданы сигналы звукового сопровождения, последовательно соединенные задающий генератор и синтезатор частот, первый и второй формирователи кодов, первый и второй самоходные распределители импульсов, счетчик импульсов выход которого подключен к входу второго самоходного распределителя импульсов, первый триггер, первый ключ, выход которого подключен к тактовым входам первого-третьего АЦП, второй ключ, выход которого подключен к тактовым входам четвертого-шестого АЦП, первый управляющий вход первого ключа и второй управляющий вход второго ключа подключены к первому выходу первого триггера, второй управляющий вход первого ключа и первый управляющий вход второго ключа подключены к второму выходу первого триггера, входы первого и второго ключей объединены и подключены к соответствующему входу синтезатора частот, и включающее передатчик радиосигналов, содержащий два канала, первый канал включает последовательно соединенные усилитель несущей частоты, вход которого подключен к восьмому входу синтезатора частот, амплитудный модулятор и выходной усилитель, второй канал включает последовательно соединенные амплитудный модулятор, первый вход которого подключен к выходу усилителя несущей частоты в первом канале, и выходной усилитель, выход первого АЦП сигнала звука подключен к соответствующему информационному входу первого формирователя кодов, выход второго АЦП сигнала звука подключен к второму информационному входу второго формирователя кодов, выходы первого самоходного распределителя импульсов объединены и подключены к соответствующему информационному входу первого формирователя кодов и к третьему информационному входу второго формирователя кодов, выходы второго самоходного распределителя импульсов объединены и подключены к четвертому информационному входу второго формирователя кодов, первые управляющие входы первого и второго формирователей кодов, первые управляющие входы первого и второго АЦП сигнала звука объединены и подключены к второму входу синтезатора частот, вторые управляющие входы первого и второго формирователей кодов объединены и подключены к четвертому выходу синтезатора частот, третьи управляющие входы первого и второго формирователей кодов и вторые управляющие входы первого и второго АЦП сигнала звука объединены и подключены к пятому выходу синтезатора частот, третьи управляющие входы первого и второго АЦП сигнала звука объединены и подключены к третьему входу синтезатора частот, первый выход первого формирователя кодов подключен к второму входу амплитудного модулятора в первом канале передатчика радиосигналов, ФЭП включает первый (правый), второй (левый) объективы, второй объектив расположен слева от первого объектива на соответствующем расстоянии и оптическая ось параллельна оптической оси первого объектива, и включает с первого по шестой предварительные усилители, выходы которых являются выходами ФЭП, с первого по шестой АЦП видеосигнала идентичны, каждый включает последовательно соединенные усилитель, вход которого является информационным входом АЦП, и пьезодефлектор с отражателем на торце, источник положительного опорного напряжения, выход которого подключен к вторым входам усилителя и пьезодефлектора, источник отрицательного опорного напряжения, выход которого подключен к третьим входам усилителя и пьезодефлектора, излучатель из импульсного светодиода, щелевой диафрагмы и микрообъектив, последовательно соединенные линейку многоэлементного фотоприемника и шифратор, выходы которого являются выходами АЦП, управляющим входом является вход импульсного светодиода, входные окна линейки многоэлементного фотоприемника через отражатель пьезодефлектора оптически соединены с излучающей стороной излучателя, первый формирователь кодов включает три канала, первый и второй идентичны, выходы трех каналов объединены, первый канал включает последовательно соединенные блок элементов И, первый и второй элементы ИЛИ и выходной ключ, и первый самоходный распределитель импульсов, второй канал включает последовательно соединенные блок элементов И, третий и четвертый элементы ИЛИ и выходной ключ и второй самоходный распределитель импульсов, второй вход блоков элементов И подключены к выходам самоходного распределителя импульсов своего канала, выходы выходных ключей объединены и являются первым выходом первого формирователя кодов, третий канал включает два блока элементов И, выходы которых являются информационным входом, пятый и шестой элементы ИЛИ, выход пятого элемента ИЛИ подключен к второму входу второго элемента ИЛИ в первом канале, выход шестого элемента ИЛИ подключен к второму входу четвертого элемента ИЛИ во втором канале, и два самоходных распределителя импульсов, выходы которых подключены к вторым входам соответствующих блоков элементов И своего канала, включает первый и второй ключи, последовательно соединенные счетчик импульсов и дешифратор, первый выход которого подключен к первому управляющему входу первого ключа, второй выход подключен к второму управляющему входу первого ключа и к первому управляющему входу второго ключа, выход первого ключа подключен к входам первого и второго самоходных распределителей, выход второго ключа подключен к входам самоходных распределителей импульсов в третьем канале, управляющими входами являются: одним - объединенные сигнальные входы первого и второго ключей и счетный вход счетчика импульсов, другим - объединенные сигнальные входы выходных ключей, следующим - управляющий вход счетчика импульсов, второй формирователь кодов включает два канала, выходы которых объединены, первый канал включает последовательно соединенные блок элементов И, первый и второй элементы ИЛИ и выходной ключ, и самоходный распределитель импульсов, выходы которого подключены к вторым входам блокам элементов И, второй канал включает два блока элементов И, первые входы которых являются вторым информационным входом второго формирователя кодов, третий и четвертый элемент ИЛИ, выход третьего элемента ИЛИ подключен к второму входу второго элемента ИЛИ в первом канале, первый и второй самоходные распределители импульсов, включает первый и второй ключи, счетчик импульсов и дешифратор, выход первого ключа подключен к входу самоходного распределителя импульсов первого канала, выход второго ключа подключен к входам самоходных распределителей импульсов второго канала, выход которого подключен к вторым входам соответствующих блоков элементов И, управляющими входами являются: одним - объединенные сигнальные входы ключей и счетный вход счетчика импульсов, другим - сигнальный вход выходного ключа первого канала, следующим - управляющий вход счетчика импульсов, и содержащая приемную сторону, включающую антенну, блок управления, первый и второй тракты приема и обработки кодов видеосигналов, входы которых подключены к антенне, канал формирования управляющих сигналов, устройство отображения видеоинформации с ИК-передатчиком, расположенным на его корпусе, ЗД-очки с ИК-приемником на их оправе, и два канала воспроизведения звука, первый тракт приема и обработки кодов видеосигналов содержит последовательно соединенные блок приема радиосигнала, первый вход которого подключен к антенне, вторая группа входов подключена к первой группе выходов блока управления, усилитель радиочастоты и двухполярный амплитудный детектор, первый и второй формирователи импульсов, подключенные соответственно к первому и второму выходам двухполярного амплитудного детектора, и канал сигнала R, включающий блок обработки кодов, второй тракт приема и обработки кодов видеосигналов содержит последовательно соединенные блок приема радиосигнала, первый вход которого подключен к антенне, вторые входы подключены к первой группе выходов блока управления, усилитель радиочастоты и двухполярный амплитудный детектор, первый и второй формирователи импульсов, подключенные соответственно к первому и второму выходам двухполярного амплитудного детектора, и канал сигнала В, включающий блок обработки кодов, канал формирования управляющих сигналов включает последовательно соединенные блок выделения строчных синхроимпульсов (ССИ), синтезатор частот, первый ключ, счетчик импульсов и дешифратор, и блок выделения синхроимпульсов стереопар (СИС), выход которого подключен к входу ИК-передатчика, первый и третий входы блока выделения ССИ подключены к выходам первых формирователей импульсов в первом и втором трактах приема и обработки кодов видеосигналов, выход блока ССИ подключен к первому входу синтезатора частот, и первому управляющему входу первого ключа и к соответствующему входу блока выделения СИС, второй вход которого подключен к выходу второго формирователя импульсов во втором тракте приема и обработки кодов видеосигналов, управляющий вход счетчика импульсов и второй управляющий вход первого ключа подключен к второму выходу дешифратора, вторые входы синтезатора частот подключены к второй группе выходов блока управления, первый вход синтезатора частот подключен к сигнальному входу первого ключа, второй и третий выходы подключены к соответствующим управляющим входам первого и второго каналов воспроизведения звука, четвертый выход синтезатора частот подключен к управляющим входам блоков обработки кодов, пятый выход подключен к третьим управляющим входам блоков приема радиосигнала в первом и втором трактах приема и обработки кодов видеосигналов, первый и второй каналы воспроизведения звука идентичны, первый и второй информационные входы первого канала подключены к выходам первого и второго формирователей импульсов первого тракта приема и обработки кодов видеосигналов, первый выход дешифратора подключен к соответствующим управляющим входам первого и второго каналов воспроизведения звука, второй выход дешифратора подключен к соответствующим управляющим входам первого и второго каналов воспроизведения звука, управляющему входу счетчика импульсов и первого ключа, первый-третий блоки обработки кодов идентичны, каждый включает триггер, вход которого является управляющим входом блока, с первого по четвертый регистры, сумматор и 16 диодов, управляющий вход сумматора подключен к входу триггера, входы первого и второго регистров поразрядно объединены, входы третьего и четвертого регистров поразрядно объединены, первый выход триггера подключен к управляющим входам второго и третьего регистров, второй выход триггера подключен к управляющим входам первого и четвертого регистров, выходы второго регистра и первого регистра через диоды объединены и подключены к первым входам сумматора, выходы четвертого регистра и третьего регистра через диоды объединены и подключены к вторым входам сумматора, блок выделения строчных синхроимпульсов (ССИ) включает с первого по третий счетчики импульсов, первый и второй элементы И, с первого по третий элементы НЕ и диод, первым-третьим информационными входами являются счетные входы счетчиков импульсов, входы элементов НЕ подключены к счетным входам соответствующих счетчиков импульсов, а выходы элементов НЕ объединены и подключены параллельно к управляющим входам счетчиков импульсов, выход первого и выход второго счетчиков импульсов подключены к входам первого элемента И, выход которого и выход третьего счетчика импульсов подключены к входам второго элемента И, выход которого является выходом блока выделения ССИ и через диод подключен к управляющим входам счетчиков импульсов, блок выделения синхроимпульсов стереопар (СИС) включает первый и второй счетчики импульсов, счетные входы которых являются первым и вторым входами блока, первый и второй элементы НЕ, входы которых подключены к счетным входам соответственно первого и второго счетчиков импульсов, выходы элементов НЕ объединены и подключены параллельно к управляющим входам счетчиков импульсов, включает первый и второй элементы И, выходы счетчиков импульсов подключены к входам первого элемента И, выход которого подключен к первому входу второго элемента И, выход которого является выходом блока выделения СИС и через диод подключен к управляющим входам первого и второго счетчиков импульсов, отличающаяся тем, что на передающей стороне в ФЭП введены первая матрица ПЗИ, светочувствительная сторона которой расположена в фокальной плоскости первого объектива, первый-третий выходы ее подключены к входам соответственно первого-третьего предварительных усилителей, вторая матрица ПЗИ, светочувствительная сторона которой расположена в фокальной плоскости второго объектива, первый-третий выходы ее подключены к входам соответственно четвертого-шестого предварительных усилителей, на передающей стороне введены третий ключ, вход которого подключен к седьмому выходу синтезатора частот, управляющий вход этого ключа подключен к первому выводу синтезатора частот, выход третьего ключа подключен к входу первого триггера, четвертый, пятый ключи, второй триггер, шестой и седьмой ключи, сигнальные входы четвертого, пятого ключей объединены и подключены к пятому выходу синтезатора частот, к шестому выходу которого подключены объединенные сигнальные входы первого и второго ключей, первый управляющий вход четвертого и второй управляющий вход пятого ключей подключены к первому выходу первого триггера, второй управляющий вход четвертого и первый управляющий вход пятого ключей подключены к второму выходу триггера, выход четвертого ключа подключен к первому входу первой матрицы ПЗИ, к второму входу которой подключен выход первого ключа, выход пятого ключа подключен к первому входу второй матрицы ПЗИ, к второму входу которой подключен выход второго ключа, сигнальные входы шестого и седьмого ключей объединены и подключены к второму выходу синтезатора частот, к седьмому выходу которого подключен вход второго триггера, первый управляющий вход шестого и второй управляющий вход седьмого ключей подключены к первому выходу второго триггера, второй управляющий вход шестого и первый управляющий вход седьмого ключей подключены к второму выходу триггера, на передающей стороне введены с первого по шестой кодеры, информационные входы каждого из которых подключены к выходам соответственно первого-шестого АЦП, управляющие входы первого-третьего кодеров объединены и подключены к выходу шестого ключа, управляющие входы с четвертого по шестой кодеров объединены и подключены к выходу седьмого ключа, выходы первого и четвертого кодеров поразрядно объединены и подключены к первому информационному входу первого формирователя кодов, выходы второго и пятого кодеров поразрядно объединены и подключены к второму информационному входу первого формирователя кодов, третий и четвертый информационные входы которого подключены соответственно к выходам АЦП сигнала звука и выходу первого самоходного распределителя импульсов, выходы третьего и шестого кодеров поразрядно объединены и подключены к первому информационному входу второго формирователя кодов, выход которого подключен к второму входу амплитудного модулятора второго канала передатчика радиосигналов, управляющий вход счетчика импульсов подключен к первому выходу синтезатора частот, в первом формирователе кодов объединенные сигнальные входы первого и второго ключей и счетный вход счетчика импульсов являются первым управляющим входом, объединенные сигнальные входы первого и второго выходных ключей являются вторым управляющим входом, третьим управляющим входом является управляющий вход счетчика импульсов, третий выход дешифратора подключен к второму управляющему входу второго ключа и является вторым выходом первого формирователя кодов, к которому подключены управляющий вход первого самоходного распределителя импульсов и счетный вход счетчика импульсов, третьи входы второго и четвертого элементов ИЛИ объединены и являются четвертым информационным входом первого формирователя кодов, во второй канал второго формирователя кодов введены последовательно соединенные пятый элемент ИЛИ и выходной ключ, первый вход пятого элемента ИЛИ подключен к выходу четвертого элемента ИЛИ, второй вход пятого элемента ИЛИ является четвертым информационным входом второго формирователя кодов, третьим информационным входом которого является третий вход второго элемента ИЛИ первого канала, сигнальный вход выходного ключа второго канала подключен к сигнальному входу выходного ключа первого канала, а выходы их объединены и являются выходом второго формирователя кодов, первым управляющим входом которого являются объединенные сигнальные входы первого и второго ключей и счетный вход счетчика импульсов, вторым - являются объединенные сигнальные входы выходных ключей первого и второго каналов, третьим - является вход счетчика импульсов, с первого по шестой кодеры идентичны, каждый включает последовательно соединенные регистр, схему сравнения, счетчик импульсов и дешифратор, последовательно соединенные блок элементов задержек, блок ключей и буферный накопитель кодов кадра, информационным входом являются поразрядно объединенные входы регистра, первые входы схемы сравнения и входы блока элементов задержек, выходами являются с первого по девятый выходы буферного накопителя кодов кадра, управляющий вход которого является управляющим входом кодера, выходы регистра подключены к вторым входам схемы сравнения, первый выход которой подключен параллельно к счетному входу счетчика импульсов, к второму управляющему входу блока ключей и к первому управляющему входу регистра, второй и третий выходы схемы сравнения объединены и подключены параллельно к второму управляющему входу регистра, к первому управляющему входу блока ключей, к первому управляющему входу счетчика импульсов и к входу девятого разряда буферного накопителя кодов кадра, выходы счетчика импульсов подключены параллельно к входам дешифратора и через диоды к первому-восьмому входам буферного накопителя кодов кадра, выход дешифратора подключен к второму управляющему входу счетчика импульсов и через диод к первому управляющему входу блока ключей, к второму управляющему входу регистра, к первому управляющему входу счетчика импульсов и к входу девятого разряда буферного накопителя кодов кадра, с первого по девятый выходы которого подключены к соответствующему информационному входу соответствующего формирователя кодов, на приемной стороне введены плоскопанельный светодиодный экран (СД-экран), в первый тракт приема и обработки кодов видеосигналов введен канал сигнала G, в каждый из каналов сигнала R, G, В декодер и последовательно соединенные накопитель кодов кадра и формирователь управляющих сигналов, в канал формирования управляющих сигналов вводится второй ключ, сигнальный вход которого подключен к седьмому выходу синтезатора частот, управляющий вход подключен к выходу блока выделения СИС, второй вход блока выделения ССИ подключен к выходу второго формирователя импульсов первого тракта приема и обработки кодов видеосигналов, первый вход блока выделения СИС подключен к третьему входу блока выделения ССИ, третьим входом блока выделения СИС является второй вход его второго элемента И, который подключен к выходу блока выделения ССИ, первый и второй информационные входы второго канала воспроизведения звука подключен к выходам первого и второго формирователей импульсов соответственно во втором тракте приема и обработки кодов видеосигналов, информационные входы декодеров канала сигнала R и сигнала G подключены к выходам соответственно первого и второго формирователей импульсов первого тракта приема и обработки кодов видеосигналов, информационный вход декодера канала сигнала В подключен к выходу первого формирователя импульсов второго тракта приема и обработки кодов видеосигналов, одноименные первый, второй, третий управляющие входы декодеров объединены и подключены к выходам соответственно второго, первого и четвертого выходов синтезатора частот, первый-восьмой выходы декодера в каждом канале сигнала R, G, В подключены к информационным входам первого-восьмого блока обработки кодов своего канала, декодеры идентичны, каждый включает последовательно соединенные первый регистр, накопитель кодов кадра, второй регистр, первый блок ключей из восьми ключей и третий регистр, последовательно соединенные второй блок ключей из восьми ключей, вычитающий счетчик импульсов и дешифратор, первый, второй, третий, четвертый ключи, информационным входом декодера является информационный вход первого регистра, выходом являются первый-восьмой выходы третьего регистра, первым управляющим входом является первый управляющий вход первого регистра, вторым - объединенные второй управляющий вход первого регистра и сигнальный вход третьего ключа, выход которого подключен к управляющему входу накопителя кодов кадра, третьим - управляющим - входом являются объединенные сигнальные входы первого, второго и четвертого ключей, выход четвертого ключа подключен к управляющему входу второго регистра, выход первого ключа подключен к первому управляющему входу третьего регистра, выход второго ключа подключен к счетному входу вычитающего счетчика импульсов и к второму управляющему входу третьего регистра, выход девятого разряда второго регистра параллельно подключен к второму управляющему входу первого ключа, к первому управляющему входу второго ключа, к вторым управляющим входам третьего и четвертого ключей, к второму управляющему входу первого блока ключей и к первому управляющему входу второго блока ключей, выход дешифратора подключен параллельно к второму управляющему входу второго блока ключей, к первому управляющему входу первого блока ключей, к первому управляющему входу первого блока ключей, к первому управляющему входу первого ключа, к второму управляющему входу второго ключа и к первым управляющим входам третьего и четвертого ключей, в каждый блок обработки кодов введены первый и второй блоки ключей и первый и второй блоки задержек, входы блоков ключей поразрядно объединены и являются первым-восьмым информационными входами блока обработки кодов, выходы первого блока ключей подключены к входам первого и второго регистров, управляющий вход блока ключей подключен к первому выходу триггера, выходы второго блока ключей подключены к входам третьего и четвертого регистров и управляющий вход его подключен к второму выходу триггера, входы первого блока задержек подключены к выходам первого регистра, входы второго блока задержек подключены к выходам третьего регистра, входы сумматора, первого и второго блока задержек поразрядно объединены и являются выходами блока обработки кодов, введенные накопители кодов кадра идентичны, информационные входы каждого подключены к выходам блока обработки кодов своего канала, одноименные первые, вторые, третьи управляющие входы накопителей кодов кадра объединены и подключены: первые - к выходу второго ключа в канале формирования управляющих сигналов, вторые - к выходу блока выделения ССИ, третьи подключены к шестому выходу синтезатора частот, каждый накопитель кодов кадра включает блоки регистров по числу строк (1000) в кадре СД-экрана, информационными входами накопителя кодов кадра являются поразрядно объединенные с первого по восьмой входы 1000 блоков регистров, управляющими входами являются: первым - первый управляющий вход первого блока регистров, вторым - объединенные вторые управляющие входы блоков регистров, третьим - объединенные третьи управляющие входы блоков регистров, каждый управляющий выход предыдущего блока регистров является первым управляющим входом каждого последующего блока регистров, управляющий выход последнего (1000-го) блока регистров подключен параллельно к четвертым управляющим входам всех блоков регистров, выходами накопителя кодов кадра являются параллельные выходы всех 1000 блоков регистров (1600×8×1000), блоки регистров идентичны, каждый включает первый и второй ключи, распределитель импульсов и восемь регистров, информационным входом являются поразрядно объединенные третьи входы разрядов восьми регистров, выходами являются параллельные выходы всех (1600) разрядов восьми регистров, управляющими входами являются: первым - первый управляющий вход первого ключа, вторым - сигнальный вход второго ключа, третьим - сигнальный вход первого ключа, четвертым - первый управляющий вход второго ключа, выход первого ключа подключен к входу распределителя импульсов, выходы которого последовательно подключены к первым входам разрядов параллельно восьми регистров, последний (1600-ый) выход распределителя импульсов подключен к второму управляющему входу первого ключа и является управляющим выходом, подключенный к первому управляющему входу следующего блока регистров, выход второго ключа подключен параллельно к вторым входам разрядов восьми регистров и к второму управляющему входу второго ключа, 1-3 формирователи управляющих сигналов идентичны, каждый включает блок формирователей импульсов, вход которого является управляющим входом, и преобразователи «код - число импульсов излучения» по числу разрешения кадра (1,6·10⁶), каждый из преобразователей содержит последовательно соединенные дешифратор, 1-8 входы которого являются информационными входами, блок ключей из 255 ключей и выходной ключ, самоходный распределитель импульсов из соответствующего числа разрядов, выходы которых подключены к сигнальным входам соответствующих ключей в блоке ключей, и источник питания, соответствующие выходы дешифратора подключены к соответствующим управляющим входам ключей в блоке ключей, выходы которых объединены и подключены к управляющему входу выходного ключа, сигнальный вход которого подключен к выходу источника питания, а выход которого является выходом преобразователя «код - число импульсов излучений», блок формирователей импульсов содержит схемы формирования импульсов по числу преобразователей, выходы схем формирования импульсов подключены к входам своих самоходных распределителей импульсов, информационными входами формирователя управляющих сигналов являются информационные входы преобразователей «код - число импульсов излучения», выходами являются выходы выходных ключей, плоскопанельный светодиодный экран содержит экранное стекло и выполненную в нем матрицу из элементов соответственно разрешению кадра (1600×1000), каждый элемент матрицы включает три светодиодных ячейки, каждая из которых излучает один из основных цветов R, G, В, светодиодная ячейка включает светодиод белого свечения и соответствующий цветной светофильтр, на излучающей стороне управляющий вход каждого светодиода подключен к соответствующему выходу в соответствующем формирователе управляющих сигналов.