ДИФФЕРЕНЦИАЛЬНЫЙ УСИЛИТЕЛЬ С ПАРАФАЗНЫМ ВЫХОДОМ Российский патент 2011 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, СВЧ операционных усилителях (ОУ), компараторах).

Известны схемы классических дифференциальных усилителей (ДУ) [1-14] с отрицательной обратной связью по синфазному сигналу, которые стали основой многих серийных аналоговых микросхем первого и второго поколения.

В последние годы ДУ данного класса стали снова активно применяться в структуре СВЧ-устройств [1, 2, 3], реализованных на базе новейших SiGe-технологий. Это связано с возможностью построения на их основе активных RC-фильтров гигагерцового диапазона для современных и перспективных систем связи. В значительной степени этому способствует простота установления статического режима ДУ при низковольтном питании (1,2÷2,1)В, которое характерно для SiGe транзисторов с предельными частотами 100÷200 ГГц.

Ближайшим прототипом (фиг.1) заявляемого устройства является дифференциальный усилитель, описанный в статье [2], содержащий входной дифференциальный каскад 1 с основными 2 и 3 входами, входом цепи отрицательной обратной связи по синфазному сигналу 4, первым 5 и вторым 6 токовыми выходами, связанными с базами соответствующих первого 7 и второго 8 выходных транзисторов и коллекторами первого 9 и второго 10 вспомогательных транзисторов, первый 11 и второй 12 вспомогательные резисторы, включенные между шиной источника питания 13 и эмиттерами соответствующих первого 9 и второго 10 вспомогательных транзисторов, базы которых подключены к источнику напряжения смещения 14, третий 15 и четвертый 16 дополнительные резисторы, включенные между эмиттерами соответствующих первого 7 и второго 8 выходных транзисторов и входом цепи отрицательной обратной связи по синфазному сигналу 4 входного дифференциального каскада 1, причем парафазными выходами дифференциального усилителя являются эмиттеры первого 7 и второго 8 выходных транзисторов.

Существенный недостаток известного ДУ состоит в том, что он имеет сравнительно небольшой коэффициент усиления по напряжению (К_у) при низкоомной нагрузке (например, R_н=50 Ом).

Основная задача предлагаемого изобретения состоит в увеличении коэффициента усиления по напряжению ДУ при низкоомной нагрузке без ухудшения энергетических параметров в статическом режиме.

Поставленная задача достигается тем, что в дифференциальном усилителе с парафазным выходом фиг.1, содержащем входной дифференциальный каскад 1 с основными 2 и 3 входами, входом цепи отрицательной обратной связи по синфазному сигналу 4, первым 5 и вторым 6 токовыми выходами, связанными с базами соответствующих первого 7 и второго 8 выходных транзисторов и коллекторами первого 9 и второго 10 вспомогательных транзисторов, первый 11 и второй 12 вспомогательные резисторы, включенные между шиной источника питания 13 и эмиттерами соответствующих первого 9 и второго 10 вспомогательных транзисторов, базы которых подключены к источнику напряжения смещения 14, третий 15 и четвертый 16 дополнительные резисторы, включенные между эмиттерами соответствующих первого 7 и второго 8 выходных транзисторов и входом цепи отрицательной обратной связи по синфазному сигналу 4 входного дифференциального каскада 1, причем парафазными выходами дифференциального усилителя являются эмиттеры первого 7 и второго 8 выходных транзисторов, предусмотрены новые элементы и связи - в схему введены первый 18 и второй 19 дополнительные транзисторы, причем база первого 18 дополнительного транзистора связана с эмиттером второго 10 вспомогательного транзистора, его эмиттер - соединен с коллектором первого 7 выходного транзистора, а коллектор подключен к шине источника питания 13, база второго 19 дополнительного транзистора связана с эмиттером первого 9 вспомогательного транзистора, его эмиттер соединен с коллектором второго 8 выходного транзистора, а коллектор подключен к шине источника питания 13.

Схема заявляемого устройства, соответствующего формуле изобретения, показана на фиг.2.

На фиг.3-4 показаны схемы ДУ-прототипа (фиг.3) и заявляемого ДУ (фиг.4) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар», а на фиг.5 - зависимость К_у сравниваемых схем (фиг.3, фиг.4) от частоты.

Дифференциальный усилитель с парафазным выходом фиг.2 содержит входной дифференциальный каскад 1 с основными 2 и 3 входами, входом цепи отрицательной обратной связи по синфазному сигналу 4, первым 5 и вторым 6 токовыми выходами, связанными с базами соответствующих первого 7 и второго 8 выходных транзисторов и коллекторами первого 9 и второго 10 вспомогательных транзисторов, первый 11 и второй 12 вспомогательные резисторы, включенные между шиной источника питания 13 и эмиттерами соответствующих первого 9 и второго 10 вспомогательных транзисторов, базы которых подключены к источнику напряжения смещения 14, третий 15 и четвертый 16 дополнительные резисторы, включенные между эмиттерами соответствующих первого 7 и второго 8 выходных транзисторов и входом цепи отрицательной обратной связи по синфазному сигналу 4 входного дифференциального каскада 1, причем парафазными выходами дифференциального усилителя являются эмиттеры первого 7 и второго 8 выходных транзисторов. В схему введены первый 18 и второй 19 дополнительные транзисторы, причем база первого 18 дополнительного транзистора связана с эмиттером второго 10 вспомогательного транзистора, его эмиттер соединен с коллектором первого 7 выходного транзистора, а коллектор подключен к шине источника питания 13, база второго 19 дополнительного транзистора связана с эмиттером первого 9 вспомогательного транзистора, его эмиттер соединен с коллектором второго 8 выходного транзистора, а коллектор подключен к шине источника питания 13. В частном случае входной дифференциальный каскад 1 содержит транзисторы 20, 21, 22 и р-n переход 23.

Рассмотрим работу ДУ фиг.2.

Статический режим транзисторов ДУ устанавливается цепью отрицательной обратной связи по синфазному сигналу и источниками тока на транзисторах 9 и 10.

Если на первый 2 вход ДУ подается положительное напряжение u_вх, то это вызывает изменение напряжений u₅ и u₆ в узлах 5 и 6 и приводит к появлению токов базы транзисторов 7 и 8, а также транзисторов 18 и 19:

где i_бn, (i_эn) - ток базы (эмиттера) n-го транзистора;

β_n - коэффициент усиления по току базы n-го транзистора;

- ток нагрузки R_н.

Приращения токов базы i_б18, i_б19 транзисторов 18 и 19 с коэффициентами усиления по току эмиттера α₉≈1, α₁₀≈1 транзисторов 9 и 10 передаются в узлы 5 и 6 и компенсируют токи базы i_б7, i_б8 транзисторов 7 и 8:

В результате эффективные эквивалентные сопротивления в узлах 5 и 6 повышаются:

Это приводит к повышению коэффициента усиления ДУ по напряжению в N-раз:

где

Так как α₉≈α₁₀≈1, β₈=β₁₈, β₇=β₁₉, то улучшение К_у достигает одного порядка при весьма низкоомных нагрузках (например, R_н=50 Ом, соответствующих волновым сопротивлениям линий связи).

Данные теоретические выводы соответствуют результатам компьютерного моделирования схем фиг.3 и фиг.4, представленных графиками фиг.5.

Выигрыш по коэффициенту усиления еще более повышается, если входной дифференциальный каскад 1 выполнен по каскадной схеме.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Budyakov, A. Design of Fully Differential OpAmps for GHz Range Applications [Текст]. / Budyakov A., Schmalz K., Prokopenko N., Scheytt C., Ostrovskyy P. // Проблемы современной аналоговой микросхемотехники: сб. материалов VI Международного научно-практического семинара. В 3-х ч. Ч.1. Функциональные узлы аналоговых интегральных схем и сложных функциональных блоков. / под ред. Н.Н.Прокопенко. - Шахты: Изд-во ЮРГУЭС, 2007 - С.106-110.

2. S.P.Voinigescu, et al., "Design Methodology and Applications of SiGe BiCMOS Cascode Opamps with up to 37-GHz Unity Gain Bandwidth", IEEE CSICS, Techn. Digest, pp.283-286, Nov. 2005, фиг.2.

3. S.P.Voinigescu, et al., "SiGe BiCMOS for Analog, High-Speed Digital and Millimetre-Wave Applications Beyond 50 GHz", IEEE BCTM, pp.1-8, Oct. 2006.

4. Патент США № 4.274.394, фиг.2.

5. Патент США № 3.619.797.

6. Патент США № 3.622.902.

7. Патент США № 3.440.554.

8. А.св. СССР № 299013.

9. Патент Англии № 1.175.329, Н3Т.

10. Патент США № 3.304.512.

11. Патент США № 4.371.93.

12. А.св. СССР № 421105.

13. А.св. СССР № 764100.

14. А.св. СССР № 669471.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, СВЧ операционных усилителях, компараторах). Технический результат: увеличение коэффициента усиления по напряжению ДУ при низкоомной нагрузке без ухудшения энергетических параметров в статическом режиме. Дифференциальный усилитель (ДУ) содержит входной дифференциальный каскад (ДК) (1) с основными (2) и (3) входами, входом цепи отрицательной обратной связи по синфазному сигналу (ООССФ) (4), первым (5) и вторым (6) токовыми выходами, связанными с базами соответствующих первого (7) и второго (8) выходных транзисторов (Т) и коллекторами первого (9) и второго (10) вспомогательных Т, первый (11) и второй (12) вспомогательные резисторы (Р), включенные между шиной источника питания (ИП) (13) и эмиттерами соответствующих Т (9) и Т (10), базы которых подключены к источнику напряжения смещения (14), третий (15) и четвертый (16) дополнительные Р, включенные между эмиттерами соответствующих Т (7) и Т (8) и входом цепи ООССФ (4) ДК (1), причем парафазными выходами ДУ являются эмиттеры Т (7) и Т (8). В схему введены первый (18) и второй (19) дополнительные Т, причем база Т (18) связана с эмиттером Т (10), его эмиттер соединен с коллектором Т (7), а коллектор подключен к шине ИП (13), база Т (19) связана с эмиттером Т (9), его эмиттер соединен с коллектором Т (8), а коллектор подключен к шине ИП(13). 5 ил.

Дифференциальный усилитель с парафазным выходом, содержащий входной дифференциальный каскад (1) с основными (2) и (3) входами, входом цепи отрицательной обратной связи по синфазному сигналу (4), первым (5) и вторым (6) токовыми выходами, связанными с базами соответствующих первого (7) и второго (8) выходных транзисторов и коллекторами первого (9) и второго (10) вспомогательных транзисторов, первый (11) и второй (12) вспомогательные резисторы, включенные между шиной источника питания (13) и эмиттерами соответствующих первого (9) и второго (10) вспомогательных транзисторов, базы которых подключены к источнику напряжения смещения (14), третий (15) и четвертый (16) дополнительные резисторы, включенные между эмиттерами соответствующих первого (7) и второго (8) выходных транзисторов и входом цепи отрицательной обратной связи по синфазному сигналу (4) входного дифференциального каскада (1), причем парафазными выходами дифференциального усилителя являются эмиттеры первого (7) и второго (8) выходных транзисторов, отличающийся тем, что в схему введены первый (18) и второй (19) дополнительные транзисторы, причем база первого (18) дополнительного транзистора связана с эмиттером второго (10) вспомогательного транзистора, его эмиттер соединен с коллектором первого (7) выходного транзистора, а коллектор подключен к шине источника питания (13), база второго (19) дополнительного транзистора связана с эмиттером первого (9) вспомогательного транзистора, его эмиттер соединен с коллектором второго (8) выходного транзистора, а коллектор подключен к шине источника питания (13).