ДИФФЕРЕНЦИАЛЬНЫЙ ОПЕРАЦИОННЫЙ УСИЛИТЕЛЬ С МАЛЫМ НАПРЯЖЕНИЕМ СМЕЩЕНИЯ НУЛЯ Российский патент 2011 года по МПК H03F3/45 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в решающих усилителях с малыми значениями напряжения смещения нуля в условиях воздействия радиации или температуры).

Каскодная архитектура операционных усилителей (ОУ) относится к числу наиболее широкополосных и поэтому часто используется в микроэлектронных устройствах [1-11].

Наиболее близким по технической сущности к заявляемому схемотехническому решению является архитектура ОУ фиг.1, представленная в патенте США 5627495, фиг. 1. Она также присутствует в других патентах и литературных источниках.

Существенный недостаток известного ОУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (U_см), зависящей от свойств его архитектуры.

Основная цель предлагаемого изобретения состоит в уменьшении систематической составляющей напряжения смещения нуля (U_см), его температурного и радиационного дрейфа.

Поставленная цель достигается тем, что в дифференциальном операционном усилителе фиг.1, содержащем первый 1 и второй 2 входные транзисторы, эмиттеры которых подключены к коллектору первого 3 вспомогательного транзистора, первый 4 и второй 5 выходные транзисторы, базы которых соединены с источником напряжения смещения 6, а эмиттеры через первый 7 и второй 8 токостабилизирующие двухполюсники соединены с первым 9 источником питания, эмиттер первого 4 выходного транзистора подключен к коллектору первого 1 входного транзистора, а эмиттер второго 5 выходного транзистора соединен с коллектором второго 2 входного транзистора, токовое зеркало 10, вход которого соединен с коллектором первого 4 выходного транзистора, выход связан с коллектором второго 5 выходного транзистора и базой входного транзистора 11 выходного эмиттерного повторителя, второй 12 и третий 13 вспомогательные транзисторы, базы которых соединены с базой первого 3 вспомогательного транзистора, коллектор второго 12 вспомогательного транзистора через третий 14 токостабилизирующий двухполюсник соединен с первым 9 источником питания, коллектор третьего 13 вспомогательного транзистора соединен с выходом устройства 15 и эмиттером входного транзистора 11 выходного эмиттерного повторителя, коллектор которого связан с первым 9 источником питания, причем эмиттеры первого 3, второго 12 и третьего 13 вспомогательных транзисторов связаны со вторым 16 источником питания и общим выводом токового зеркала 10 через четвертый 17, пятый 18 и шестой 19 токостабилизирующие двухполюсники соответственно, предусмотрены новые элементы и связи - в схему введен первый 20, второй 21 и третий 22 дополнительные транзисторы, эмиттеры которых соединены с базами первого 3, второго 12 и третьего 13 вспомогательных транзисторов, базы подключены к коллектору второго 12 вспомогательного транзистора, коллектор первого 20 дополнительного транзистора соединен с эмиттером первого 4 выходного транзистора, а коллекторы второго 21 и третьего 22 дополнительных транзисторов соединены с первым 9 источником питания.

Схема ОУ-прототипа показана на чертеже фиг.1. На чертеже фиг.2 представлена схема заявляемого устройства в соответствии с п.1 формулы изобретения. На чертеже фиг.3 показана схема ОУ по п.2 формулы изобретения.

На чертеже фиг.4 показана схема операционного усилителя - прототипа, а на чертеже фиг.5 - заявляемого ОУ фиг.3 в среде компьютерного моделирования Cadence на моделях интегральных транзисторов фирмы Zarlink.

На чертеже фиг.6 приведены температурные зависимости напряжения смещения нуля сравниваемых схем фиг.5, фиг.4. Амплитудно-частотные характеристики ОУ фиг.5 и ОУ фиг.4 приведены на чертеже фиг.7.

Дифференциальный операционный усилитель с малым напряжением смещения нуля фиг.2 содержит первый 1 и второй 2 входные транзисторы, эмиттеры которых подключены к коллектору первого 3 вспомогательного транзистора, первый 4 и второй 5 выходные транзисторы, базы которых соединены с источником напряжения смещения 6, а эмиттеры через первый 7 и второй 8 токостабилизирующие двухполюсники соединены с первым 9 источником питания, эмиттер первого 4 выходного транзистора подключен к коллектору первого 1 входного транзистора, а эмиттер второго 5 выходного транзистора соединен с коллектором второго 2 входного транзистора, токовое зеркало 10, вход которого соединен с коллектором первого 4 выходного транзистора, выход связан с коллектором второго 5 выходного транзистора и базой входного транзистора 11 выходного эмиттерного повторителя, второй 12 и третий 13 вспомогательные транзисторы, базы которых соединены с базой первого 3 вспомогательного транзистора, коллектор второго 12 вспомогательного транзистора через третий 14 токостабилизирующий двухполюсник соединен с первым 9 источником питания, коллектор третьего 13 вспомогательного транзистора соединен с выходом устройства 15 и эмиттером входного транзистора 11 выходного эмиттерного повторителя, коллектор которого связан с первым 9 источником питания, причем эмиттеры первого 3, второго 12 и третьего 13 вспомогательных транзисторов связаны со вторым 16 источником питания и общим выводом токового зеркала 10 через четвертый 17, пятый 18 и шестой 19 токостабилизирующие двухполюсники соответственно. В схему введен первый 20, второй 21 и третий 22 дополнительные транзисторы, эмиттеры которых соединены с базами первого 3, второго 12 и третьего 13 вспомогательных транзисторов, базы подключены к коллектору второго 12 вспомогательного транзистора, коллектор первого 20 дополнительного транзистора соединен с эмиттером первого 4 выходного транзистора, а коллекторы второго 21 и третьего 22 дополнительных транзисторов соединены с первым 9 источником питания.

На чертеже фиг.3, в соответствии с п.2 формулы изобретения, в схему введен транзистор терморадиационной компенсации 23, эмиттер и база которого соединены со вторым 16 источником питания, а коллектор подключен к эмиттеру второго 5 выходного транзистора.

На чертеже фиг.4 приведена схема ОУ-прототипа фиг.1, а на чертеже фиг.5 - заявляемого ОУ фиг.3 в среде компьютерного моделирования Cadence на моделях интегральных транзисторов ФГУП НПП «Пульсар».

Графики фиг.6 характеризуют температурную зависимость напряжения смещения нуля сравниваемых схем.

На чертеже фиг.7 показана амплитудно-частотная характеристика ОУ фиг.4 и фиг.5.

Рассмотрим работу заявляемого устройства фиг.2.

Статический режим вспомогательных транзисторов 3, 12 и 13 устанавливается третьим 14 токостабилизирующим двухполюсником, а также двухполюсниками 17, 18 и 19 (например, резисторами). Если сопротивления последних двухполюсников одинаковы, то эмиттерные токи транзисторов 3, 12 и 13 равны некоторой величине I₀, а токи баз этих транзисторов одинаковы и соответствуют значению I_б.р, где I_б.р=I₀/β_p (β_р - коэффициент усиления по току базы транзисторов 3, 12 и 13). Как следствие, коллекторные токи дополнительных транзисторов 20, 21 и 22:

а коллекторный ток первого 4 выходного транзистора будет отличаться на величину I_б.р от коллекторного тока второго 5 выходного транзистора:

где I₀ ^* - коллекторные токи транзисторов 4 и 5 в схеме ОУ-прототипа (фиг.1).

Таким образом, разностный ток I_р для высокоимпедансного узла «А» схемы фиг.2 при его замыкании на эквипотенциальную общую шину:

где I_вых.10=K_i12I_вх.10=I₀ ^*-I_б.р - выходной ток токового зеркала 10;

I_б.11=I_б.р=I₀/β_p - ток базы транзистора 11;

K_i12=1 - коэффициент усиления по току токового зеркала 10.

Таким образом, в заявляемом устройстве при выполнении условия (4) уменьшается систематическая составляющая U_см, обусловленная конечной величиной β_р транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает U_см, так как разностный ток I_р в узле «А» создает U_см, зависящее от крутизны S преобразования входного дифференциального напряжения (u_вх) ОУ в выходной ток узла «А». В частном случае для фиг.2:

где r_э1=r_э2 - сопротивления эмиттерных переходов входных транзисторов 1 и 2.

Поэтому для схемы фиг.2:

где φ_т=26 мВ - температурный потенциал.

В ОУ-прототипе I_р≠0, поэтому здесь систематическая составляющая U_см получается на несколько порядков больше (U_см=-712 мкВ), чем в заявляемой схеме (U_см=-15,2 нВ).

Для минимизации U_см при повышенных температурах (t°>80°C) в схеме фиг.3 предусмотрен транзистор терморадиационной компенсации 23, который находится в закрытом состоянии. Однако ток через его p-n переход на подложку, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток через p-n переход на подложку транзистора 20. Это уменьшает производную dU_см/dT и абсолютные значения U_см при t°>80°С.

Компьютерное моделирование схем фиг.4, фиг.5 подтверждает (фиг.6) данные теоретические выводы. При этом коэффициент усиления по напряжению имеет значение около 100 дБ (фиг.7).

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США №5.627.495.

2. Патент США №4.274.061.

3. Патент США №5.374.897.

4. Патент США №6.710.654.

5. Патентная заявка США 2003/0090321, фиг.8.

6. Патент США №5.734.296, фиг.3.

7. Патентная заявка США №2008/0016091, фиг.4.

8. Патент США №4.463.319.

9. Патент США №6.483.382, фиг.2.

10. Патентная заявка США 2007/0069815.

11. Патент США №6.483.382, фиг.1.

Изобретение относится к радиотехнике и связи для усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в решающих усилителях с малыми значениями напряжения смещения нуля в условиях воздействия радиации или температуры). Технический результат: уменьшение систематической составляющей напряжения смещения нуля U_см, его температурного и радиационного дрейфа. Дифференциальный операционный усилитель содержит первый (1) и второй (2) входные транзисторы (Т), эмиттеры которых подключены к коллектору первого (3) вспомогательного Т, первый (4) и второй (5) выходные Т, базы которых соединены с источником напряжения смещения (6), а эмиттеры через первый (7) и второй (8) токостабилизирующие двухполюсники соединены с первым (9) источником питания, эмиттер первого (4) выходного Т подключен к коллектору первого (1) входного транзистора, а эмиттер второго (5) выходного Т соединен с коллектором второго (2) входного Т, токовое зеркало (10), вход которого соединен с коллектором первого (4) выходного транзистора, выход связан с коллектором второго (5) выходного Т и базой входного Т (11) выходного эмиттерного повторителя (ЭП), второй (12) и третий (13) вспомогательные Т, базы которых соединены с базой первого (3) вспомогательного Т, коллектор второго (12) вспомогательного Т через третий (14) токостабилизирующий двухполюсник соединен с первым (9) источником питания, коллектор третьего (13) вспомогательного Т соединен с выходом устройства (15) и эмиттером входного Т (11) выходного ЭП, коллектор которого связан с первым (9) источником питания, причем эмиттеры первого (3), второго (12) и третьего (13) вспомогательных Т связаны со вторым (16) источником питания и общим выводом токового зеркала (10) через четвертый (17), пятый (18) и шестой (19) токостабилизирующие двухполюсники соответственно. В схему введен первый (20), второй (21) и третий (22) дополнительные Т, эмиттеры которых соединены с базами первого (3), второго (12) и третьего (13) вспомогательных Т, базы подключены к коллектору второго (12) вспомогательного Т, коллектор первого (20) дополнительного Т соединен с эмиттером первого (4) выходного Т, а коллекторы второго (21) и третьего (22) дополнительных Т соединены с первым (9) источником питания. 1 з.п. ф-лы, 7 ил.

1. Дифференциальный операционный усилитель с малым напряжением смещения нуля, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых подключены к коллектору первого (3) вспомогательного транзистора, первый (4) и второй (5) выходные транзисторы, базы которых соединены с источником напряжения смещения (6), а эмиттеры через первый (7) и второй (8) токостабилизирующие двухполюсники соединены с первым (9) источником питания, эмиттер первого (4) выходного транзистора подключен к коллектору первого (1) входного транзистора, а эмиттер второго (5) выходного транзистора соединен с коллектором второго (2) входного транзистора, токовое зеркало (10), вход которого соединен с коллектором первого (4) выходного транзистора, выход связан с коллектором второго (5) выходного транзистора и базой входного транзистора (11) выходного эмиттерного повторителя, второй (12) и третий (13) вспомогательные транзисторы, базы которых соединены с базой первого (3) вспомогательного транзистора, коллектор второго (12) вспомогательного транзистора через третий (14) токостабилизирующий двухполюсник соединен с первым (9) источником питания, коллектор третьего (13) вспомогательного транзистора соединен с выходом устройства (15) и эмиттером входного транзистора (11) выходного эмиттерного повторителя, коллектор которого связан с первым (9) источником питания, причем эмиттеры первого (3), второго (12) и третьего (13) вспомогательных транзисторов связаны со вторым (16) источником питания и общим выводом токового зеркала (10) через четвертый (17), пятый (18) и шестой (19) токостабилизирующие двухполюсники соответственно, отличающийся тем, что в схему введен первый (20), второй (21) и третий (22) дополнительные транзисторы, эмиттеры которых соединены с базами первого (3), второго (12) и третьего (13) вспомогательных транзисторов, базы подключены к коллектору второго (12) вспомогательного транзистора, коллектор первого (20) дополнительного транзистора соединен с эмиттером первого (4) выходного транзистора, а коллекторы второго (21) и третьего (22) дополнительных транзисторов соединены с первым (9) источником питания.

2. Дифференциальный операционный усилитель с малым напряжением смещения нуля по п.1, отличающийся тем, что в схему введен транзистор терморадиационной компенсации (23), эмиттер и база которого соединены со вторым (16) источником питания, а коллектор подключен к эмиттеру второго (5) выходного транзистора.