УСТРОЙСТВО ЦИКЛИЧЕСКОГО СДВИГА, СПОСОБ ЦИКЛИЧЕСКОГО СДВИГА, УСТРОЙСТВО ДЕКОДИРОВАНИЯ LDPC-КОДА, ТЕЛЕВИЗИОННЫЙ ПРИЕМНИК И ПРИЕМНАЯ СИСТЕМА Российский патент 2013 года по МПК H03M13/19 

Описание патента на изобретение RU2480905C2

Текст описания приведен в факсимильном виде.

Похожие патенты RU2480905C2

название год авторы номер документа
Устройство для сдвига информации 1982
  • Григорьев Александр Сергеевич
  • Слюсарев Николай Алексеевич
  • Василевский Леонид Павлович
SU1053101A1
СПОСОБ И УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ ДАННЫХ 2005
  • Бланкеншип Юфей В.
  • Классон Брайан К.
  • Бланкеншип Т. Кит
  • Десай Випул
RU2370886C2
УСТРОЙСТВО ОБРАБОТКИ ДАННЫХ И СПОСОБ ОБРАБОТКИ ДАННЫХ 2014
  • Синохара Юдзи
  • Ямамото Макико
RU2656830C2
ВОКОДЕРНАЯ ИНТЕГРАЛЬНАЯ СХЕМА ПРИКЛАДНОЙ ОРИЕНТАЦИИ 1995
  • Макдонаф Джон Г.
  • Чанг Чинчунг
  • Сингх Рэндип
  • Сакамаки Чарльз Е.
  • Тсай Минг-Чанг
  • Кантак Прашант
RU2183034C2
УСТРОЙСТВО УПРАВЛЯЕМОГО ЦИКЛИЧЕСКОГО СДВИГА 2009
  • Сотов Леонид Сергеевич
  • Харин Валерий Николаевич
  • Соболев Сергей Сергеевич
RU2419174C1
УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛА И СПОСОБ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛА 2008
  • Хонг Хо Таек
  • Ко Воо Сук
  • Моон Санг Чул
RU2480914C2
СПОСОБ И УСТРОЙСТВО ДЛЯ КОДИРОВАНИЯ И ДЕКОДИРОВАНИЯ ДАННЫХ 2005
  • Бланкеншип Юфэй В.
  • Бланкеншип Т. Кит
RU2365034C2
УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛА И СПОСОБ ПЕРЕДАЧИ И ПРИЕМА СИГНАЛА 2008
  • Ко Воо Сук
  • Моон Санг Чул
RU2475984C2
УСТРОЙСТВО ОБРАБОТКИ ДАННЫХ И СПОСОБ ОБРАБОТКИ ДАННЫХ 2014
  • Синохара Юдзи
  • Ямамото Макико
RU2654132C2
УСТРОЙСТВО ДЕКОДИРОВАНИЯ ЦИКЛИЧЕСКОГО КОДА ХЕММИНГА 2004
  • Малышев Иван Иосифович
  • Овчинников Сергей Федорович
  • Щеголеватых Александр Сергеевич
RU2270521C1

Иллюстрации к изобретению RU 2 480 905 C2

Реферат патента 2013 года УСТРОЙСТВО ЦИКЛИЧЕСКОГО СДВИГА, СПОСОБ ЦИКЛИЧЕСКОГО СДВИГА, УСТРОЙСТВО ДЕКОДИРОВАНИЯ LDPC-КОДА, ТЕЛЕВИЗИОННЫЙ ПРИЕМНИК И ПРИЕМНАЯ СИСТЕМА

Изобретения относятся к области кодирования и могут быть использованы в устройствах кодирования и декодирования, в которых требуется циклический сдвиг. Техническим результатом является уменьшение размера устройства. В устройстве (33) циклического сдвига, включающего в себя многорегистровый циклический сдвигатель (61) для выполнения циклического сдвига М порций входных данных как объектами, в случае циклического сдвига параллельных данных, состоящих из N порций входных данных, причем N меньше М, на величину k сдвига, меньшую, чем N, схема (62) выбора выбирает и выводит в качестве упомянутых выходных данных с первой по (N-k)-ю порцию (с #1 по #N-k) сдвиговые данные с первой по (N-k)-ю порцию (с #1 по #N-k), выводимые многорегистровым циклическим сдвигателем (61), и выбирает и выводит в качестве выходных данных с (N-k+l)-й по N-ю (#N-k+1 no #N) сдвиговые данные с (N-k+1+(M-N))-й по (N+(M-N))-ю порцию (с #М-k+1 по #М), выводимые многорегистровым циклическим сдвигателем (61). 8 н. и 4 з.п. ф-лы, 24 ил.

Формула изобретения RU 2 480 905 C2

1. Устройство циклического сдвига, содержащее:
многорегистровый циклический сдвигатель, выполненный с возможностью выполнения циклического сдвига М блоков для циклического сдвига параллельных данных, состоящих из М порций входных данных, с тем чтобы вывести М порций сдвиговых данных; и
схему выбора, выполненную с возможностью выбора М порций сдвиговых данных, выводимых многорегистровым циклическим сдвигателем, в качестве М порций выходных данных, получаемых циклическим сдвигом М порций входных данных;
при этом в случае циклического сдвига параллельных данных, состоящих из N порций входных данных, причем N меньше М на величину k сдвига, меньшую N,
упомянутая схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по (N-k)-ю порцию сдвиговые данные с первой по (N-k)-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем,
и с возможностью выбирать и выводить в качестве выходных данных с (N-k+1)-й по N-ю порцию сдвиговые данные с (N-k+1+(M-N))-й пo (N+(M-N))-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем.

2. Устройство циклического сдвига по п.1, в котором схема выбора включает в себя:
N-1 селекторов, выполненных с возможностью выбора n-й или (n+(M-N))-й порции сдвиговых данных, относящихся к n, которое является целым числом в диапазоне от 2 до N, и вывода ее в качестве n-й порции выходных данных,
при этом в случае осуществления многорегистровым циклическим сдвигателем циклического сдвига параллельных данных, состоящих из М порций входных данных,
схема выбора выполнена с возможностью выводить первую порцию сдвиговых данных в качестве первой порции выходных данных, и при помощи (n-1)-го селектора, выполненного с возможностью выбора n-й порции или (n+(M-N))-й порции сдвиговых данных,
выбирать и выводить n-ю порцию сдвиговых данных в качестве n-й порции выходных данных,
и выводить сдвиговые данные с (N+1)-й по М-ю порции в качестве выходных данных с (N+1)-й по М-ю порцию,
а в случае осуществления многорегистровым циклическим сдвигателем циклического сдвига параллельных данных, состоящих из N порций входных данных, на величину k сдвига,
выводить первую порцию сдвиговых данных в качестве первой порции выходных данных,
и при помощи селекторов с первого по (N-k-1)-й
выбирать и выводить n-ю порцию сдвиговых данных в качестве n-й порции выходных данных,
а при помощи селекторов с (N-k)-го по (N-1)-й, выбирать и выводить (n+(M-N))-ю порцию сдвиговых данных в качестве n-й порции выходных данных.

3. Устройство циклического сдвига по п.2, дополнительно содержащее:
схему управления выбором, выполненную с возможностью управления выбором сдвиговых данных в соответствии с селектором на основе сигнала выбора, указывающего на выполнение циклического сдвига параллельных данных, состоящих из М порций входных данных, или параллельных данных, состоящих из N порций входных данных, а также указывающего величину k сдвига.

4. Устройство циклического сдвига по п.1, в котором М равно 374, а N равно 360.

5. Устройство циклического сдвига по п.1, в котором N принимает Т целочисленных значений N1, N2, …, NT в диапазоне от двух или больше, но меньше чем М,
при этом, если из Т целочисленных значений N1, N2, …, NT t-e
целочисленное значение в порядке убывания обозначено как Nt,
схема выбора включает в себя:
Nt-1 селекторов с Т+1 входами и одним выходом, выполненных с возможностью выбора n-й, (n+(М-N1))-й, (n+(M-N2))-й, …, (n+(M-NT-1))-й или (n+(M-NT))-й порции сдвиговых данных, относящихся к n, которое является целым числом в диапазоне от 2 до N1, и выводить в качестве n-й порции выходных данных,
причем в случае осуществления многорегистровым циклическим сдвигателем циклического сдвига параллельных данных, состоящих из М порций входных данных,
схема выбора выполнена с возможностью выводить первую порцию сдвиговых данных в качестве первой порции выходных данных,
и при помощи (n-1)-го селектора, выполненного с возможностью выбора n-й, (n+(M-N1))-й, (n+(M-N2))-й, …, (n+(M-NT-1))-й или (n+(М-NT))-й порции сдвиговых данных,
выбирать и выводить n-ю порцию сдвиговых данных в качестве n-й порции выходных данных,
и выводить сдвиговые данные с (N1+1)-й по М-ю порцию в качестве выходных данных с (N1+1)-й по М-ю порцию,
а в случае осуществления многорегистровым циклическим сдвигателем циклического сдвига параллельных данных, состоящих из Nt порций входных данных, на величину k сдвига, меньшую, чем Nt,
выводить первую порцию сдвиговых данных в качестве первой порции выходных данных,
и при помощи селекторов с первого по (Nt-k-1)-й
выбирать и выводить n-ю порцию сдвиговых данных в качестве n-й порции выходных данных,
а при помощи селекторов с (Nt-k)-го по (Nt-1)-й
выбирать и выводить (n+(M-Nt))-ю порцию сдвиговых данных в качестве n-й порции выходных данных.

6. Способ циклического сдвига, характеризующийся тем, что устройство циклического сдвига включает в себя:
многорегистровый циклический сдвигатель, выполненный с возможностью выполнения циклического сдвига М блоков для циклического сдвига параллельных данных, состоящих из М порций входных данных, с тем чтобы вывести М порций сдвиговых данных; и
схему выбора, выполненную с возможностью выбора М порций сдвиговых данных, выводимых многорегистровым циклическим сдвигателем, в качестве М порций выходных данных, получаемых циклическим сдвигом М порций входных данных,
при этом осуществляют циклический сдвиг параллельных данных, состоящих из N порций упомянутых входных данных, причем N меньше М на величину k сдвига, меньшую, чем N,
при помощи схемы выбора выбирают и выводят в качестве выходных данных с первой по (N-k)-ю порцию сдвиговые данные с первой по (N-k)-ю от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем,
и выбирают и выводят в качестве выходных данных с (N-k+1)-й по N-ю порцию сдвиговые данные с (N-k+1+(M-N))-й по (N+(M-N))-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем.

7. Устройство декодирования LDPC-кода (кода с низкой плотностью проверок на четность), содержащее:
М вычислительных средств, выполненных с возможностью одновременного выполнения в отношении Q узлов, причем М равно или больше Q, вычисления контрольного узла и вычисления переменного узла для декодирования LDPC-кода; и
средства циклического сдвига, выполненные с возможностью осуществления циклического сдвига Q сообщений, соответствующих Q ветвям, получаемым в результате вычисления Q контрольных узлов или вычисления Q переменных узлов для другого из этих двух вычислений, подлежащего выполнению следующим;
при этом средства циклического сдвига включают в себя:
многорегистровый циклический сдвигатель, выполненный с возможностью выполнения циклического сдвига М блоков для циклического сдвига параллельных данных, состоящих из М порций входных данных, с тем чтобы вывести М порций сдвиговых данных, и
схему выбора, выполненную с возможностью выбора М порций сдвиговых данных, выводимых многорегистровым циклическим сдвигателем, в качестве М порций выходных данных, получаемых циклическим сдвигом упомянутых М порций входных данных;
при этом в случае Q равно М,
осуществления вычислительными средствами вывода М сообщений и циклического сдвига параллельных данных, состоящих из М порций входных данных, причем в качестве М порций входных данных служат М сообщений,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по М-ю порцию сдвиговые данные с первой по М-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем;
а в случае Q равно N, меньшему, чем М,
осуществления вычислительными средствами вывода N сообщений и циклического сдвига параллельных данных, состоящих из N порций входных данных, на величину k сдвига, меньшую, чем N, в качестве N порций входных данных,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по (N-k)-ю порцию сдвиговые данные с первой по (N-k)-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем,
и выбирать и выводить в качестве выходных данных с (N-k+1)-й по N-ю порцию, сдвиговые данные с (N-k+1+(M-N))-й no (N+(M-N))-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем.

8. Телевизионный приемник, содержащий:
средства получения, выполненные с возможностью получения передаваемых данных, включающих в себя LDPC-код, получаемый путем по меньшей мере LDPC-кодирования данных программы; и
средства декодирования LDPC-кода, выполненные с возможностью декодирования LDPC-кода, входящего в состав передаваемых данных;
при этом средства декодирования LDPC-кода включают в себя:
М вычислительных средств, выполненных с возможностью одновременного выполнения в отношении Q узлов, причем М равно или больше Q, вычисления контрольного узла и вычисления переменного узла для декодирования LDPC-кода, и
средства циклического сдвига, выполненные с возможностью осуществления циклического сдвига Q сообщений, соответствующих Q ветвям, получаемым в результате вычисления Q контрольных узлов или вычисления Q переменных узлов для другого из этих двух вычислений, подлежащего выполнению следующим;
при этом средства циклического сдвига включают в себя:
многорегистровый циклический сдвигатель, выполненный с возможностью выполнения циклического сдвига М блоков для циклического сдвига параллельных данных, состоящих из М порций входных данных, с тем чтобы вывести М порций сдвиговых данных, и
схему выбора, выполненную с возможностью выбора М порций сдвиговых данных, выводимых многорегистровым циклическим сдвигателем, в качестве М порций выходных данных, получаемых циклическим сдвигом М порций входных данных;
при этом в случае Q равно М,
осуществления вычислительными средствами вывода М сообщений
и циклического сдвига параллельных данных, состоящих из М порций входных данных, причем в качестве М порций входных данных служат М сообщений,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по М-ю порцию сдвиговые данные с первой по М-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем;
а в случае Q равно N, меньшему, чем М,
осуществления вычислительными средствами вывода N сообщений и циклического сдвига параллельных данных, состоящих из N порций входных данных, на величину k сдвига, меньшую, чем N, в качестве N порций входных данных,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по (N-k)-ю порцию сдвиговые данные с первой по (N-k)-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем,
и выбирать и выводить в качестве выходных данных с (N-k+1)-й по N-ю порцию сдвиговые данные с (N-k+1+(M-N))-й по (N+(M-N))-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим с двигателем.

9. Приемная система, содержащая:
блок обработки декодирования для тракта передачи, выполненный с возможностью подвергать сигнал, получаемый по тракту передачи, декодирующей обработке для тракта передачи, включающей в себя по меньшей мере обработку для коррекции ошибки, вызываемой в тракте передачи; и
блок обработки декодирования для источника информации, выполненный с возможностью подвергать сигнал, подвергнутый декодирующей обработке для тракта передачи, декодирующей обработке для источника информации, включающей в себя по меньшей мере обработку для распаковки сжатой информации для получения исходной информации;
при этом сигнал, получаемый по тракту передачи, является сигналом, получаемым посредством выполнения по меньшей мере кодирования со сжатием информации и кодирования для коррекции ошибок для коррекции ошибки, вызываемой в тракте передачи;
причем кодирование для коррекции ошибок включает в себя LDPC-кодирование;
при этом блок обработки декодирования для тракта передачи включает в себя:
М вычислительных средств, выполненных с возможностью одновременного выполнения в отношении Q узлов, причем М равно или больше Q, вычисления контрольного узла и вычисления переменного узла для декодирования LDPC-кода, и
средства циклического сдвига, выполненные с возможностью осуществления циклического сдвига Q сообщений, соответствующих Q ветвям, получаемым в результате вычисления Q контрольных узлов или вычисления Q переменных узлов для другого из этих двух вычислений, подлежащего выполнению следующим;
при этом средства циклического сдвига включают в себя:
многорегистровый циклический сдвигатель, выполненный с возможностью выполнения циклического сдвига М блоков для циклического сдвига параллельных данных, состоящих из М порций входных данных, с тем чтобы вывести М порций сдвиговых данных, и
схему выбора, выполненную с возможностью выбора М порций сдвиговых данных, выводимых многорегистровым циклическим сдвигателем, в качестве М порций выходных данных, получаемых циклическим сдвигом М порций входных данных;
при этом в случае Q равно М,
осуществления вычислительными средствами вывода М сообщений и циклического сдвига параллельных данных, состоящих из М порций входных данных, причем в качестве М порций входных данных служат М сообщений,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по М-ю порцию сдвиговые данные с первой по М-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем;
а в случае Q равно N, меньшему, чем М,
осуществления вычислительными средствами вывода N сообщений и циклического сдвига параллельных данных, состоящих из N порций входных данных, на величину k сдвига, меньшую, чем N, в качестве N порций входных данных,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по (N-k)-ю порцию сдвиговые данные с первой по (N-k)-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем,
и выбирать и выводить в качестве выходных данных с (N-k+1)-й по N-ю порцию сдвиговые данные с (N-k+1+(M-N))-й по (N+(M-N))-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем.

10. Приемная система, содержащая:
блок обработки декодирования для тракта передачи, выполненный с возможностью подвергать сигнал, получаемый по тракту передачи, декодирующей обработке для тракта передачи, включающей в себя по меньшей мере обработку для коррекции ошибки, вызываемой в тракте передачи; и
выходной блок, выполненный с возможностью вывода изображения или аудиоданных на основе сигнала, подвергаемого декодирующей обработке для тракта передачи;
при этом сигнал, получаемый по тракту передачи, является сигналом, получаемым посредством выполнения по меньшей мере кодирования для коррекции ошибок для коррекции ошибки, вызываемой в тракте передачи; причем кодирование для коррекции ошибок включает в себя LDPC-кодирование;
при этом блок обработки декодирования для тракта передачи включает в себя:
М вычислительных средств, выполненных с возможностью одновременного выполнения в отношении Q узлов, причем М равно или больше Q, вычисления контрольного узла и вычисления переменного узла для декодирования LDPC-кода, и
средства циклического сдвига, выполненные с возможностью циклического сдвига Q сообщений, соответствующих Q ветвям, получаемым в результате вычисления Q контрольных узлов или вычисления Q переменных узлов для другого из этих двух вычислений, подлежащего выполнению следующим;
при этом средства циклического сдвига включают в себя:
многорегистровый циклический сдвигатель, выполненный с возможностью выполнения циклического сдвига М блоков для циклического сдвига параллельных данных, состоящих из М порций входных данных, с тем чтобы вывести М порций сдвиговых данных, и
схему выбора, выполненную с возможностью выбора М порций сдвиговых данных, выводимых многорегистровым циклическим сдвигателем, в качестве М порций выходных данных, получаемых циклическим сдвигом М порций входных данных;
при этом в случае Q равно М,
осуществления вычислительными средствами вывода М сообщений,
и циклического сдвига параллельных данных, состоящих из М порций входных данных, причем в качестве М порций входных данных служат М сообщений,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по М-ю порцию сдвиговые данные с первой по М-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем;
а в случае Q равно N, меньшему, чем М,
осуществления вычислительными средствами вывода N сообщений,
и циклического сдвига параллельных данных, состоящих из N порций входных данных, на величину k сдвига, меньшую, чем N, в качестве N порций входных данных,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по (N-k)-ю порцию сдвиговые данные с первой по (N-k)-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем,
и выбирать и выводить в качестве выходных данных с (N-k+1)-й по N-ю порцию, сдвиговые данные с (N-k+1+(M-N))-й по (N+(M-N))-ю от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем.

11. Приемная система, содержащая:
блок обработки декодирования для тракта передачи, выполненный с возможностью подвергать сигнал, получаемый по тракту передачи, декодирующей обработке для тракта передачи, включающей в себя по меньшей мере обработку для коррекции ошибки, вызываемой в упомянутом тракте передачи; и
записывающий блок, выполненный с возможностью записи сигнала, подвергаемого декодирующей обработке для тракта передачи;
при этом сигнал, получаемый по тракту передачи, является сигналом, получаемым посредством выполнения по меньшей мере кодирования для коррекции ошибок для коррекции ошибки, вызываемой в тракте передачи;
причем кодирование для коррекции ошибок включает в себя LDPC-кодирование;
при этом блок обработки декодирования для тракта передачи включает в себя:
М вычислительных средств, выполненных с возможностью одновременного выполнения в отношении Q узлов, причем М равно или больше Q, вычисления контрольного узла и вычисления переменного узла для декодирования LDPC-кода, и
средства циклического сдвига, выполненные с возможностью циклического сдвига Q сообщений, соответствующих Q ветвям, получаемым в результате вычисления Q контрольных узлов или вычисления Q переменных узлов для другого из этих двух вычислений, подлежащего выполнению следующим;
при этом средства циклического сдвига включают в себя:
многорегистровый циклический сдвигатель, выполненный с возможностью выполнения циклического сдвига М блоков для циклического сдвига параллельных данных, состоящих из М порций входных данных, с тем чтобы вывести М порций сдвиговых данных, и
схему выбора, выполненную с возможностью выбора М порций сдвиговых данных, выводимых многорегистровым циклическим сдвигателем, в качестве М порций выходных данных, получаемых циклическим сдвигом М порций входных данных;
при этом в случае Q равно М,
осуществления вычислительными средствами вывода М сообщений,
и циклического сдвига параллельных данных, состоящих из упомянутых М порций входных данных, причем в качестве М порций входных данных служат М сообщений,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по М-ю порцию сдвиговые данные с первой по М-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем;
а в случае Q равно N, меньшему, чем М,
осуществления вычислительными средствами вывода N сообщений,
и циклического сдвига параллельных данных, состоящих из N порций входных данных, на величину k сдвига, меньшую, чем N, в качестве N порций входных данных,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по (N-k)-ю порцию сдвиговые данные с первой по (N-k)-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем, и
выбирать и выводить в качестве выходных данных с (N-k+1)-й по N-ю, порцию сдвиговые данные с (N-k+1)+(M-N))-й по (N+(M-N))-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем.

12. Приемная система, содержащая:
средства получения, выполненные с возможностью получения сигнала по тракту передачи; и
блок обработки декодирования для тракта передачи, выполненный с возможностью подвергать сигнал, получаемый по тракту передачи, декодирующей обработке для тракта передачи, включающей в себя по меньшей мере обработку для коррекции ошибки, вызываемой в тракте передачи;
при этом сигнал, получаемый по тракту передачи, является сигналом, получаемым посредством выполнения по меньшей мере кодирования для коррекции ошибок для коррекции ошибки, вызываемой в тракте передачи;
причем кодирование для коррекции ошибок включает в себя LDPC-кодирование;
при этом блок обработки декодирования для тракта передачи включает в себя:
М вычислительных средств, выполненных с возможностью
одновременного выполнения в отношении Q узлов, причем М равно или больше Q, вычисления контрольного узла и вычисления переменного узла для декодирования LDPC-кода, и
средства циклического сдвига, выполненные с возможностью выполнения циклического сдвига Q сообщений, соответствующих Q ветвям, получаемым в результате вычисления Q контрольных узлов или вычисления Q переменных узлов для другого из этих двух вычисления, подлежащего выполнению следующим;
при этом средства циклического сдвига включают в себя:
многорегистровый циклический сдвигатель, выполненный с возможностью выполнения циклического сдвига М блоков для циклического сдвига параллельных данных, состоящих из М порций входных данных, с тем чтобы вывести М порций сдвиговых данных, и
схему выбора, выполненную с возможностью выбора М порций сдвиговых данных, выводимых многорегистровым циклическим сдвигателем, в качестве М порций выходных данных, получаемых циклическим сдвигом М порций входных данных;
при этом в случае Q равно М,
осуществления вычислительными средствами вывода М сообщений,
и циклического сдвига параллельных данных, состоящих из М порций упомянутых входных данных, причем в качестве упомянутых М порций входных данных служат М сообщений,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по М-ю порцию сдвиговые данные с первой по М-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем;
а в случае Q равно N, меньшему, чем М,
осуществления вычислительными средствами вывода N сообщений,
и циклического сдвига параллельных данных, состоящих из упомянутых N порций входных данных, на величину k сдвига, меньшую, чем N, в качестве N порций входных данных,
схема выбора выполнена с возможностью выбирать и выводить в качестве выходных данных с первой по (N-k)-ю порцию сдвиговые данные с первой по (N-k)-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем,
и выбирать и выводить в качестве выходных данных с (N-k+1)-й по N-ю порцию сдвиговые данные с (N-k+1)+(M-N))-й по (N+(M-N))-ю порцию от начала в направлении циклического сдвига, выполняемого многорегистровым циклическим сдвигателем.

Документы, цитированные в отчете о поиске Патент 2013 года RU2480905C2

US 2007001981 А1, 04.01.2007
JP 2004343170 А, 02.12.2004
US 7162684 В2, 09.01.2007
УСТРОЙСТВО И СПОСОБ КОДИРОВАНИЯ-ДЕКОДИРОВАНИЯ БЛОКОВЫХ КОДОВ НИЗКОЙ ПЛОТНОСТИ С КОНТРОЛЕМ НА ЧЕТНОСТЬ В СИСТЕМЕ МОБИЛЬНОЙ СВЯЗИ 2004
  • Киунг Гиу-Бум
  • Дзеонг Хонг-Сил
  • Ким Дзае-Йоел
  • Парк Санг-Еун
  • Янг Киеонг-Чеол
  • Миунг Се-Хо
RU2316111C2

RU 2 480 905 C2

Авторы

Такаси

Даты

2013-04-27Публикация

2009-10-08Подача