УПРАВЛЯЕМЫЙ УСИЛИТЕЛЬ И СМЕСИТЕЛЬ АНАЛОГОВЫХ СИГНАЛОВ НА БАЗЕ ДИФФЕРЕНЦИАЛЬНОГО КАСКАДА ДАРЛИНГТОНА Российский патент 2014 года по МПК H03F3/00 

Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в радиоприемных устройствах, фазовых детекторах и модуляторах, а также в системах умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого со входов канала «X» зависит от уровня сигнала управления канала «Y». Управляемый усилитель и аналоговый смеситель сигналов (УУ) являются базовыми узлами систем приема и обработки сигналов ВЧ и СВЧ-диапазонов.

В современной микроэлектронике широкое применение получили дифференциальные каскады (ДК) на составных транзисторах [1-13]. Их коэффициент усиления по напряжению зависит от величины статического тока общей эмиттерной цепи ДК (I_y=I₀) и, следовательно, такие ДК являются (при электронном изменении величины тока I_y=I₀) управляемыми усилителями (УУ).

Ближайшим прототипом заявляемого устройства, архитектура которого присутствует также и в других патентах и монографиях [1-13], является управляемый усилитель на основе так называемого каскада Дарлингтона фиг.1, представленный в патентной заявке US 2009/058466, содержащий первый 1 и второй 2 источники противофазных входных напряжений, связанных с соответствующими базами первого 3 и второго 4 входных транзисторов, эмиттер первого 3 входного транзистора через первый 5 токостабилизирующий двухполюсник подключен к первому 6 источнику питания, эмиттер второго 4 входного транзистора через второй 7 токостабилизирующий двухполюсник связан с первым 6 источником питания, третий 8 входной транзистор, эмиттер которого связан с эмиттером четвертого 9 входного транзистора и через третий 10 токостабилизирующий двухполюсник соединен с первым 6 источником питания, дифференциальную цепь нагрузки 11, согласованную со вторым 12 источником питания и связанную с первым 13 и вторым 14 выходами устройства, причем эмиттер первого 3 входного транзистора соединен с базой третьего 8 входного транзистора, эмиттер второго 4 входного транзистора соединен с базой четвертого 9 входного транзистора, коллектор третьего 8 входного транзистора соединен по переменному току с коллектором второго 4 входного транзистора и связан со вторым 14 выходом устройства, коллектор четвертого 9 входного транзистора соединен по переменного току с коллектором первого 3 входного транзистора и связан с первым 13 выходом устройства.

Существенный недостаток известного устройства состоит в том, что при электронном управлении величиной коэффициента усиления (К_у) в известном УУ фаза выходного напряжения в рабочем диапазоне частот дифференциального каскада (ДК) не изменяется на 180°. Как следствие, это не позволяет использовать известный ДК в структуре ряда устройств радиотехники, например, в качестве смесителя аналоговых сигналов, фазовых детекторов и т.п.

Основная задача предлагаемого изобретения состоит в получении на выходе ДК не только амплитудных изменений выходного сигнала под действием управляющего напряжения канала «Y», но и его фазы. Как следствие, это позволяет создавать на основе предлагаемого устройства смесители аналоговых сигналов с хорошим подавлением основной гармоники.

Поставленная задача решается тем, что в УУ фиг.1, содержащем первый 1 и второй 2 источники противофазных входных напряжений, связанных с соответствующими базами первого 3 и второго 4 входных транзисторов, эмиттер первого 3 входного транзистора через первый 5 токостабилизирующий двухполюсник подключен к первому 6 источнику питания, эмиттер второго 4 входного транзистора через второй 7 токостабилизирующий двухполюсник связан с первым 6 источником питания, третий 8 входной транзистор, эмиттер которого связан с эмиттером четвертого 9 входного транзистора и через третий 10 токостабилизирующий двухполюсник соединен с первым 6 источником питания, дифференциальную цепь нагрузки 11, согласованную со вторым 12 источником питания и связанную с первым 13 и вторым 14 выходами устройства, причем эмиттер первого 3 входного транзистора соединен с базой третьего 8 входного транзистора, эмиттер второго 4 входного транзистора соединен с базой четвертого 9 входного транзистора, коллектор третьего 8 входного транзистора соединен по переменному току с коллектором второго 4 входного транзистора и связан со вторым 14 выходом устройства, коллектор четвертого 9 входного транзистора соединен по переменного току с коллектором первого 3 входного транзистора и связан с первым 13 выходом устройства, предусмотрены новые элементы и связи - источник управляющего напряжения 15 связан по переменному току с объединенными эмиттерами третьего 8 и четвертого 9 входных транзисторов, причем между эмиттером первого 3 и второго 4 входных транзисторов включен дополнительный резистор 16.

На чертеже фиг.1 показана схема УУ-прототипа, а на чертеже фиг.2 - схема заявляемого УУ в соответствии с п.1 и п.2 формулы изобретения.

На чертеже фиг.3 показан пример применения заявляемого УУ для случая, когда источник управляющего напряжения 15 канала «Y» связан с объединенными эмиттерами третьего 8 и четвертого 9 входных транзисторов через дополнительный повторитель напряжения на транзисторах 21, 22 и дополнительный резистор 25. Данное схемотехническое решение, соответствующее п.1 формулы изобретения, иллюстрирует другие модификации заявляемого устройства. В частности, выполнение транзистора 22 в схеме фиг.3 на основе сдвоенного биполярного транзистора и подключение соответствующих коллекторов сдвоенного биполярного транзистора 22 к выходам 14 и 15 устройства способствует дальнейшему повышению уровня подавления основной гармоники смесителя фиг.3.

На чертеже фиг.4 представлена схема заявляемого УУ фиг.2 в среде PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».

На чертеже фиг.5 показана зависимость модуля коэффициента усиления по напряжению от величины статического тока I₁₀ третьего 10 токостабилизирующего двухполюсника схемы фиг.4. Данный график, а также анализ показывают, что при токе I₁₀<4,6 мА выходной сигнал УУ имеет фазу, противоположную фазе входного напряжения u_x=V6, а при I₁₀>4,6 мА выходной сигнал УУ имеет фазу, совпадающую с фазой входного напряжения u_x=V6.

На чертеже фиг.6 представлена схема заявляемого УУ фиг.2 в среде Cadence на моделях SiGe интегральных транзисторов.

На чертеже фиг.7 показана осциллограмма выходного сигнала схемы УУ фиг.6 при напряжениях первого 1 и второго 2 источников противофазных входных напряжений (канал «X») $$U_x={\overline{U}}_x=10\text{ мВ}$$ и частоте F_x=10 кГц, а также при напряжении источника управляющего сигнала 15 (канал «Y») U_y=200 MB с частотой F_y=1 МГц.

На чертеже фиг.8 показана спектрограмма выходного сигнала фиг.6 при напряжениях канала «X» $$U_x={\overline{U}}_x=10\text{ мВ}$$ , F_x=10 кГц и напряжении канала «Y» U_y=200 MB, F_y=1 МГц.

Заявляемый управляемый усилитель фиг.2, который может функционировать как смеситель аналоговых сигналов u_x и u_y, содержит первый 1 и второй 2 источники противофазных входных напряжений, связанных с соответствующими базами первого 3 и второго 4 входных транзисторов, эмиттер первого 3 входного транзистора через первый 5 токостабилизирующий двухполюсник подключен к первому 6 источнику питания, эмиттер второго 4 входного транзистора через второй 7 токостабилизирующий двухполюсник связан с первым 6 источником питания, третий 8 входной транзистор, эмиттер которого связан с эмиттером четвертого 9 входного транзистора и через третий 10 токостабилизирующий двухполюсник соединен с первым 6 источником питания, дифференциальную цепь нагрузки 11, согласованную со вторым 12 источником питания и связанную с первым 13 и вторым 14 выходами устройства, причем эмиттер первого 3 входного транзистора соединен с базой третьего 8 входного транзистора, эмиттер второго 4 входного транзистора соединен с базой четвертого 9 входного транзистора, коллектор третьего 8 входного транзистора соединен по переменному току с коллектором второго 4 входного транзистора и связан со вторым 14 выходом устройства, коллектор четвертого 9 входного транзистора соединен по переменного току с коллектором первого 3 входного транзистора и связан с первым 13 выходом устройства. Источник управляющего напряжения 15 связан по переменному току с объединенными эмиттерами третьего 8 и четвертого 9 входных транзисторов, причем между эмиттером первого 3 и второго 4 входных транзисторов включен дополнительный резистор 16.

Кроме этого, на чертеже фиг.2, в частном случае, в соответствии с п.2 формулы изобретения, источник управляющего напряжения 15 связан по переменному току с объединенными эмиттерами третьего 8 и четвертого 9 входных транзисторов через последовательно соединенные разделительный конденсатор 17 и согласующий резистор 18. Кроме этого, на чертеже фиг.2 дифференциальная цепь нагрузки 11 выполнена (в частном случае) на основе резисторов 19 и 20.

На чертеже фиг.3 показан пример применения заявляемого УУ фиг.2 для случая, когда источник управляющего напряжения 15 связан с объединенными эмиттерами третьего 8 и четвертого 9 входных транзисторов через дополнительный (классический) повторитель напряжения на транзисторах 21, 22 и дополнительный резистор 25. Данное схемотехническое решение, соответствующее п.1 формулы изобретения, иллюстрирует другие направления совершенствования заявляемого устройства. В частности, выполнение транзистора 22 в схеме фиг.3 на основе сдвоенного биполярного транзистора и подключение соответствующих коллекторов сдвоенного биполярного транзистора 22 к выходам 14 и 15 устройства способствует дальнейшему повышению уровня подавления основной гармоники смесителя фиг.3. Статический режим транзисторов 21 и 22 в схеме фиг.3 устанавливается источниками опорного тока 23 и 24. В частном случае, коллекторы сдвоенных транзисторов 22 могут соединяться со вторым 12 источником питания.

Рассмотрим работу УУ фиг.2 в диапазоне частот, когда влиянием конденсатора 17 можно пренебречь из-за его малого сопротивления на переменном токе в сравнении с сопротивлением резистора 18.

Входной сигнал (u_x и $${\overline{u}}_x$$ ) канала «X» передается от источников

напряжений 1 и 2 в цепь нагрузки 11 на выходы 13 и 14 по двум каналам. Первый инвертирующий (для выхода 13 (14)) канал, образуемый каскадом с общим эмиттером на транзисторе 3 (4), инвертирует фазу сигнала u_x $$({\overline{u}}_x)$$ (1 и 2) к соответствующему выходу 13 (14). При этом крутизна преобразования u_x и $${\overline{u}}_x$$ в приращения коллекторных токов транзисторов 3 и 4 определяется сопротивлением R16 резистора 16:

$$i_{к3}\approx \frac{u_x+{\overline{u}}_x}{R_{16}{\varphi }_{т}}\approx \frac{2u_x}{R_{16}},(1)$$

$$i_{к4}\approx \frac{{\overline{u}}_x+{\overline{u}}_x}{R_{16}}\approx \frac{2u_x}{R_{16}}.(2)$$

Второй канал передачи сигналов канала «X» к выходу 13 (14) - неинвертирующий. Он связан с наличием напряжений u_x (1) и $${\overline{u}}_x$$ (2) на базах транзисторов 8 и 9 и их преобразованием в коллекторные токи транзисторов 8 и 9. Коэффициенты преобразования напряжений u_x и $${\overline{u}}_x$$ в выходные токи этого канала зависят от уровня тока i_Σ(t) в общей эмиттерной цепи транзисторов 8 и 9:

$$i_{к8}\approx \frac{u_x+{\overline{u}}_x}{r_{э8}+r_{э9}},(3)$$

$$i_{к9}\approx \frac{u_x+{\overline{u}}_x}{r_{э8}+r_{э9}}.(4)$$

где r_э8, r_э9 - сопротивления эмиттерных переходов соответствующих транзисторов 8 и 9:

$$r_{э8}=r_{э9}=\frac{1}{2}\frac{{\varphi }_{т}}{i_{\Sigma }(t)},(5)$$

причем суммарный ток общей эмиттерной цепи транзисторов 8 и 9 i_Σ(t) зависит от управляющего напряжения u_y 15:

$$i_{\Sigma }(t)\approx I_{10}\mp \frac{u_y}{R_{18}}.(6)$$

Как следствие, суммарный ток в резисторе 19 дифференциальной цепи нагрузки 11 имеет две разностные составляющие:

$$i_{19}=i_{к3}-i_{к9}=\frac{2u_x}{R_{16}}-\frac{2u_x}{(r_{э8}+r_{э9})}.(7)$$

Таким образом, в резисторе нагрузки 19 протекают две противофазные составляющие токов, обусловленные входным сигналом u_x канала «X» и напряжения u_y канала «Y»:

$$i_{19}=i_{к3}-i_{к9}=\frac{2u_x}{R_{16}}-\frac{2u_x}{(r_{э8}+r_{э9})}.(8)$$

Схема фиг.2 настраивается таким образом, чтобы при u_y=0 переменный ток в резисторе 19 (20) был равен нулю, что обеспечивается соответствующим выбором резистора 16 и тока I₁₀ двухполюсника 10:

$$I_{10}\approx \frac{8{\varphi }_{т}}{R_{16}}.(9)$$

Если суммарный ток общей эмиттерной цепи транзисторов 8 и 9 под действием источника управляющего напряжения 15 (u_y) становится меньше или больше, чем статический ток I₁₀, то происходит изменение фазы выходного сигнала ДК - в схеме преобладает либо первый инвертирующий канал передачи u_x и $${\overline{u}}_x$$ через транзисторы 3 и 4, либо второй неинвертирующий канал (транзисторы 8, 9). Этот эффект достигается за счет новых связей в заявляемом ДК и является необходимым условием для реализации на его основе не только управляемого фазочувствительного (к управляющему сигналу канала «Y») усилителя, но и смесителя сигналов u_x и u_y каналов «X» и «Y».

Таким образом, переменные токи в резисторах 19 и 20:

$$i_{19}\approx \frac{u_x{u}_y}{2{\varphi }_{т}{R}_{18}}\approx i_{20}.(10)$$

Поэтому переменная составляющая выходного дифференциального напряжения УУ фиг.2 является произведением напряжений u_x и u_y:

$$u_{вых}\approx \frac{u_x{u}_y(R_{10}+R_{20})}{2{\varphi }_{т}{R}_{18}}={К}_{пр}{u}_x{u}_y,(11)$$

где $${К}_{пр}=\frac{R_{19}+R_{20}}{2R_{18}{\varphi }_{т}}$$ .

Из (11) следует, что заявляемое устройство обеспечивает смешение (перемножение) двух сигналов u_x и u_y, что подтверждается результатами моделирования (фиг.7, фиг.8).

В СВЧ смесителях сигналов фиг.2 резистор 18 может выполнять функцию цепи согласования источника входного напряжения канала «Y» с заданным волновым сопротивлением, например, 100 Ом.

Таким образом, предлагаемое техническое решение, являющееся альтернативным решением широко распространенного смесителя Гильберта, имеет функциональные преимущества по сравнению с прототипом.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патентная заявка US 2009/058466. fig.3.

2. Патент US №6.137.363.

3. Патент US №3.482.177, fig.3.

4. Патентная заявка US 2005/0225389, fig.3.

5. Патентная заявка US 2009/289714, fig.3.

6. Патент JP 52-139346, кл. 98(5)/А31, 1997.

7. Патент US 4.101.842, fig.1.

8. Патент US 5.006.818.

9. Патент СССР 813692.

10. Патент СССР 497713.

11. Операционные усилители с непосредственной связью каскадов / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л., 1979. - 148 с. - стр.56, рис.2-11.

12. Полонников Д.Е. Операционные усилители: Принципы построения, теория, схемотехника. - М., 1983. - 216 с. - стр.140, рис.4.11.

13. Гальперин М.В. и др. Усилители постоянного тока / Гальперин М.В., Злобин Ю.П., Павленко В.А. - 2-е изд., перераб. и доп. - М.: Энергия, 1978, стр.78, рис.2-14.

Предлагаемое изобретение относится к области радиотехники и связи и может быть использовано в радиоприемных устройствах, фазовых детекторах и модуляторах, а также в системах умножения частоты или в качестве усилителя, коэффициент передачи по напряжению которого с входов канала «X» зависит от уровня сигнала управления канала «Y». Технический результат заключается в улучшении подавления основной гармоники за счет смесителей аналоговых сигналов. Технический результат достигается за счет управляемого усилителя и смесителя аналоговых сигналов на базе дифференциального каскада Дарлингтона, который содержит первый (1) и второй (2) источники противофазных входных напряжений, базы первого (3) и второго (4) входных транзисторов, эмиттер первого (3) входного транзистора, первый (5) токостабилизирующий двухполюсник, первый (6) источник питания, эмиттер второго (4) входного транзистора, второй (7) токостабилизирующий двухполюсник, первый (6) источник питания, третий (8) входной транзистор, эмиттер четвертого (9) входного транзистора, третий (10) токостабилизирующий двухполюсник, дифференциальную цепь нагрузки (11), второй (12) источник питания, первый (13) и второй (14) выходы устройства. 1 з.п. ф-лы, 8 ил.

1. Управляемый усилитель и смеситель аналоговых сигналов на базе дифференциального каскада Дарлингтона, содержащий первый (1) и второй (2) источники противофазных входных напряжений, связанных с соответствующими базами первого (3) и второго (4) входных транзисторов, эмиттер первого (3) входного транзистора через первый (5) токостабилизирующий двухполюсник подключен к первому (6) источнику питания, эмиттер второго (4) входного транзистора через второй (7) токостабилизирующий двухполюсник связан с первым (6) источником питания, третий (8) входной транзистор, эмиттер которого связан с эмиттером четвертого (9) входного транзистора и через третий (10) токостабилизирующий двухполюсник соединен с первым (6) источником питания, дифференциальную цепь нагрузки (11), согласованную со вторым (12) источником питания и связанную с первым (13) и вторым (14) выходами устройства, причем эмиттер первого (3) входного транзистора соединен с базой третьего (8) входного транзистора, эмиттер второго (4) входного транзистора соединен с базой четвертого (9) входного транзистора, коллектор третьего (8) входного транзистора соединен по переменному току с коллектором второго (4) входного транзистора и связан со вторым (14) выходом устройства, коллектор четвертого (9) входного транзистора соединен по переменному току с коллектором первого (3) входного транзистора и связан с первым (13) выходом устройства, отличающийся тем, что источник управляющего напряжения (15) связан по переменному току с объединенными эмиттерами третьего (8) и четвертого (9) входных транзисторов, причем между эмиттером первого (3) и второго (4) входных транзисторов включен дополнительный резистор (16).

2. Управляемый усилитель и смеситель аналоговых сигналов на базе дифференциального каскада Дарлингтона по п.1, отличающийся тем, что источник управляющего напряжения (15) связан по переменному току с объединенными эмиттерами третьего (8) и четвертого (9) входных транзисторов через последовательно соединенные разделительный конденсатор (17) и согласующий резистор (18).