УСТРОЙСТВО ЗАХВАТА ИЗОБРАЖЕНИЯ, СИСТЕМА ЗАХВАТА ИЗОБРАЖЕНИЯ, СПОСОБ УПРАВЛЕНИЯ ДЛЯ УСТРОЙСТВА ЗАХВАТА ИЗОБРАЖЕНИЯ И СПОСОБ ПРОВЕРКИ ДЛЯ УСТРОЙСТВА ЗАХВАТА ИЗОБРАЖЕНИЯ Российский патент 2017 года по МПК H04N5/378 H04N5/367 

Уровень техники

Область техники, к которой относится изобретение

[0001] Настоящее изобретение относится к устройству захвата изображения, системе захвата изображения, способу управления для устройства захвата изображения и способу проверки для устройства захвата изображения.

Описание предшествующего уровня техники

[0002] Имеется устройство захвата изображения, включающее в себя множество пикселей, размещенных в матрицу, и множество аналого-цифровых (АЦ) блоков преобразования, соответственно соответствующих столбцам, по которым размещено множество пикселей.

[0003] Такое устройство захвата изображения, описанное в выложенном патентном документе Японии № 2012-60334, включает в себя множество размещенных по столбцам АЦ-схем, каждая из которых включает в себя блок удержания данных и блок коммутации данных. При обнаружении неисправности блоком удержания данных блок коммутации данных каждой из размещенных по столбцам АЦ-схем выполняет битовый сдвиг данных, подлежащих выводу в блок удержания данных так, чтобы почти не возникала нехватка данных, вызываемая неисправностью в блоке удержания данных.

[0004] В устройстве захвата изображения, описанном в выложенном патентном документе Японии № 2012-60334 вследствие предоставления блока коммутации данных каждой из множества размещенных по столбцам АЦ-схем для устранения снижения качества изображения возникает проблема, заключающаяся в увеличении области схемы для множества размещенных по столбцам АЦ-схем.

Раскрытие изобретения

[0005] Согласно одному варианту выполнения настоящего изобретения предложено устройство захвата изображения, включающее в себя: множество пикселей, размещенных по строкам и столбцам, причем каждый из пикселей выполнен с возможностью вывода сигнала фотоэлектрического преобразования на основе падающего света; множество блоков АЦ-преобразования, причем каждый из блоков АЦ-преобразования предоставлен для соответствия столбцу из множества пикселей и выполнен с возможностью преобразования сигнала фотоэлектрического преобразования в многобитовый цифровой сигнал; и блок выбора, причем каждый из множества блоков АЦ-преобразования включает в себя запоминающий блок, который выполнен с возможностью удержания цифрового сигнала, при этом запоминающий блок включает в себя первый запоминающий бит элемент и второй запоминающий бит элемент, и блок выбора выполнен с возможностью выполнения выбора запоминающего бит элемента, который выполнен с возможностью удержания сигнала первого бита цифрового сигнала, среди первого запоминающего бит элемента и второго запоминающего бит элемента, совместно в запоминающем блоке в каждом из множества блоков АЦ-преобразования.

[0006] Дополнительные признаки настоящего изобретения станут очевидными из последующего описания примерных вариантов осуществления со ссылкой на прилагаемые чертежи.

Краткое описание чертежей

[0007] На Фиг.1 показана примерная конфигурация устройства захвата изображения.

[0008] На Фиг.2A показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0009] На Фиг.2B показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0010] На Фиг.2C показаны конфигурация и действие второго блока переключения.

[0011] На Фиг.3A показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0012] На Фиг.3B показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0013] На Фиг.3C показаны конфигурация и действие второго блока переключения.

[0014] На Фиг.4A показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0015] На Фиг.4B показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0016] На Фиг.5 показаны конфигурация и действие второго блока переключения.

[0017] На Фиг.6A показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0018] На Фиг.6B показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0019] На Фиг.7 показаны конфигурация и действие второго блока переключения.

[0020] На Фиг.8A показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0021] На Фиг.8B показаны конфигурации и действия первого блока переключения и измерительного счетчика.

[0022] На Фиг.9 показаны конфигурация и действие второго блока переключения.

[0023] На Фиг.10 показана примерная конфигурация устройства захвата изображения.

[0024] На Фиг.11A показана примерная конфигурация и примерное действие измерительного счетчика.

[0025] На Фиг.11B показана примерная конфигурация и примерное действие измерительного счетчика.

[0026] На Фиг.12A показана примерная конфигурация и примерное действие измерительного счетчика.

[0027] На Фиг.12B показана примерная конфигурация и примерное действие измерительного счетчика.

[0028] На Фиг.13 показана примерная конфигурация устройства захвата изображения.

[0029] На Фиг.14 показано примерное действие устройства захвата изображения.

[0030] На Фиг.15 показана примерная конфигурация устройства захвата изображения.

[0031] На Фиг.16A показана блок-схема примера последовательности проверки.

[0032] На Фиг.16B показана блок-схема примера последовательности проверки.

[0033] На Фиг.17A показана примерная конфигурация системы захвата изображения.

[0034] На Фиг.17B показана блок-схема примера последовательности проверки.

Описание вариантов осуществления изобретения

[0035] Далее со ссылкой на чертежи будут описаны соответствующие примерные варианты осуществления.

Первый примерный вариант осуществления

[0036] На Фиг.1 показана конфигурация устройства захвата изображения согласно настоящему примерному варианту осуществления. Множество пикселей 10 размещено по строкам и столбцам в участке 100 с пикселями. Блок 50 вертикального сканирования сканирует пиксели 10 в участке 100 с пикселями по каждой строке.

[0037] Каждый из множества пикселей 10 выводит сигнал фотоэлектрического преобразования на основе падающего света в вертикальную сигнальную линию 101 в каждом столбце в соответствии со сканированием блока 50 вертикального сканирования. Блок 102 сравнения выводит сигнал результата сравнения, указывающий результат сравнения между сигналом фотоэлектрического преобразования и пилообразным сигналом, выводимым из генератора 103 пилообразного сигнала, в запоминающий блок 104. Пилообразный сигнал является сигналом, имеющим потенциал, который изменяется в зависимости от времени. Запоминающий блок 104 в каждом столбце включает в себя шесть запоминающих биты элементов, которые удерживают 6-битовый цифровой сигнал, и одиночный запоминающий избыточный бит элемент. Запоминающий избыточный бит элемент является запоминающим бит элементом, составляющим часть множества запоминающих биты элементов, предоставленных запоминающему блоку 104. Запоминающий избыточный бит элемент является также запоминающим бит элементом, который удерживает сигнал предварительно определенного бита счетного сигнала. Блок АЦ-преобразования устройства захвата изображения согласно настоящему примерному варианту осуществления составляют блок 102 сравнения и запоминающий блок 104. То есть каждый из множества блоков АЦ-преобразования предоставлен таким образом, чтобы соответствовать столбцу, в котором размещены пиксели 10. Блок 105 удержания включает в себя множество запоминающих блоков 104.

[0038] Тактовые сигналы вводятся в измерительный счетчик 106 от тактового генератора, который не изображен на чертеже. Измерительный счетчик 106 генерирует 6-битовый счетный сигнал, получаемый посредством подсчета количества тактов. Счетный сигнал совместно подается во множество запоминающих блоков 104 из измерительного счетчика 106 через первый блок 107 переключения. Первый блок 107 переключения является блоком выбора, выполненным с возможностью выбора запоминающего бит элемента, который удерживает сигнал первого бита счетного сигнала, соответствующего цифровому сигналу, среди множества запоминающих биты элементов совместно в запоминающем блоке 104 в каждом из множества блоков АЦ-преобразования. Кроме того, блок выбора согласно настоящему примерному варианту осуществления включает в себя блок 108 управления переключением.

[0039] Управление первым блоком 107 переключения осуществляется посредством сигнала sel1, выводимого из блока 108 управления переключением.

[0040] Измерительный счетчик начинает измерять количество тактов синхронно с состоянием, при котором генератор 103 пилообразного сигнала начинает изменять потенциал пилообразного сигнала, который зависит от времени. Измерительный счетчик 106 также выводит счетный сигнал, полученный посредством измерения, в первый блок 107 переключения. При изменении соотношения амплитуд между потенциалом пилообразного сигнала и потенциалом сигнала фотоэлектрического преобразования блок 102 сравнения изменяет значение сигнала упомянутого сигнала результата сравнения. Запоминающий блок 104 в каждом столбце удерживает счетный сигнал, выводимый из первого блока 107 переключения, в момент времени, в который изменяется значение сигнала упомянутого сигнала результата сравнения. После этого, генератор 103 пилообразного сигнала заканчивает изменение потенциала пилообразного сигнала, который зависит от времени. Измерительный счетчик 106 также заканчивает измерение количества тактов. Соответственно, запоминающий блок 104 в каждом столбце удерживает счетный сигнал на основе потенциала сигнала фотоэлектрического преобразования. Счетный сигнал, удерживаемый в запоминающем блоке 104 в каждом столбце, является цифровым сигналом, полученным посредством АЦ-преобразования сигнала фотоэлектрического преобразования.

[0041] Блок 109 горизонтального сканирования последовательно сканирует запоминающий блок 104 в каждом столбце. С помощью сканирования посредством блока 109 горизонтального сканирования цифровой сигнал последовательно выводится из запоминающего блока 104 в каждом столбце во второй блок 111 переключения.

[0042] Управление вторым блоком 111 переключения осуществляется посредством сигнала sel2, выводимого из блока 108 управления переключением. Второй блок 111 переключения является блоком вывода, выполненным с возможностью вывода сигнала, полученного посредством обработки цифрового сигнала, выводимого из запоминающего блока 104 в каждом столбце, во внешнюю часть устройства захвата изображения. Второй блок 111 переключения выполняет действие по перестройке порядка множества битов счетного сигнала, выводимого из запоминающего блока 104.

[0043] На Фиг.2A, Фиг.2B и Фиг.2C совместно показаны конфигурации и действия измерительного счетчика 106 и первого блока 107 переключения.

[0044] На Фиг.2A показано действие в случае, в котором не существует какой-либо неисправности в запоминающих блоках 104 во множестве столбцов в блоке 105 удержания. На Фиг.2B показано действие в случае, в котором существует неисправность в запоминающем бит элементе, который удерживает сигнал бита [3] по меньшей мере одного запоминающего блока 104 среди запоминающих блоков 104 во множестве столбцов в блоке 105 удержания. Конфигурации и действия измерительного счетчика 106 и первый блок 107 переключения будут описаны со ссылкой на Фиг.2A.

[0045] Измерительный счетчик 106 последовательно выводит 6-битовые сигналы, соответствующие битам с [0] по [5] счетного сигнала в соответствующие линии с A0 по A5 данных. Биты с [0] по [5] счетного сигнала размещены с бита более низкого порядка по бит более высокого порядка в указанном порядке. Первый блок 107 переключения включает в себя схемы с 110-1 по 110-5 выбора. Сигнал sel1 вводится к соответствующие схемы с 110-1 по 110-5 выбора из блока 108 управления переключением. Схемы с 110-1 по 110-5 выбора последовательно соответственно выводят счетный сигнал в линии с B0 по B5 данных на основе значения сигнала упомянутого сигнала sel1. Линии с B0 по B5 данных соответственно соединены с шестью запоминающими биты элементами, предоставленными запоминающему блоку 104 в каждом столбце. Линия BD данных соединена с запоминающим избыточный бит элементом, предоставленным каждому из запоминающих блоков 104 во множестве столбцов. Линии с B0 по B5 данных и линия BD данных совместно соединены со множеством запоминающих блоков 104.

[0046] На Фиг.2A значение сигнала упомянутого сигнала sel1 составляет (00000) в указанном порядке со схемы 110-5 выбора по схему 110-1 выбора. На Фиг.2A по отношению к каждой из схем с 110-1 по 110-5 выбора линия данных, выбранная в соответствии со значением сигнала упомянутого сигнала sel1, представлена кодами 0 и 1. Например, когда введен сигнал sel1, имеющий значение 0, то схема 110-1 выбора выводит сигнал линии A1 данных в линию B1 данных. С другой стороны, когда введен сигнал sel1, имеющий значение 1, то схема 110-1 выбора выводит сигнал линии A0 данных в линию B1 данных. Поэтому, в случае, в котором значение сигнала упомянутого сигнала sel1 составляет (00000) в указанном порядке со схемы 110-5 выбора по схему 110-1 выбора, то сигналы битов с [0] по [5] счетного сигнала последовательно соответственно выводятся в линии с B0 по B5 данных из первого блока 107 переключения. Кроме того, сигнал бита [5] счетного сигнала выводится в линию BD данных из первого блока 107 переключения.

[0047] На Фиг.2A показано первое действие. В первом действии сигнал бита [4], соответствующий первому биту, удерживается в запоминающем бит элементе, соединенном с линией B4 данных, соответствующем первому запоминающему бит элементу среди множества запоминающих биты элементов. Впоследствии, сигнал бита [5], соответствующий биту более высокого порядка по отношению к первому биту на один бит, удерживается в запоминающем бит элементе, соединенном с линией B5 данных, который соответствует второму запоминающему бит элементу среди множества запоминающих биты элементов.

[0048] Далее, со ссылкой на Фиг.2B будут описаны конфигурации и действия измерительного счетчика 106 и первого блока 107 переключения. Конфигурация на Фиг.2B является той же самой, что и на Фиг.2A.

[0049] На Фиг.2B показано действие в случае, в котором существует неисправность в одном запоминающем бит элементе по меньшей мере в одном из запоминающих блоков 104 в блоке 105 удержания. В данном документе, неисправность существует в запоминающем бит элементе, соединенном с линией B3 данных. Обнаружение неисправности предварительно выполняется посредством проверки сигнала, выводимого из запоминающего блока 104. Блок 108 управления переключением устанавливает значение сигнала упомянутого сигнала sel1 в качестве (11000) в данном порядке со схемы 110-5 выбора по схему 110-1 выбора. Соответственно, сигнал бита [3] счетного сигнала, который является тем же самым, что и в линии B3 данных, выводится в линию B4 данных, а сигнал бита [4] счетного сигнала выводится в линию B5 данных в запоминающем блоке 104 в каждом столбце. Сигнал бита [5] счетного сигнала выводится в линию BD данных. Таким образом, в действии на Фиг.2B, каждый из получателей вывода сигналов битов, равных биту [3] и выше, сдвигаются к более высокому порядку на один бит по отношению к действию на Фиг.2A. Соответственно, сигналы битов с [0] по [4] счетного сигнала удерживаются в запоминающих биты элементах в запоминающем блоке 104 в каждом столбце, а сигнал бита [5] счетного сигнала удерживается в запоминающем избыточный бит элементе. Соответственно, даже в случае, в котором неисправность существует в запоминающем бит элементе, соединенном с линией B3 данных, сигналы битов с [0] по [5] счетного сигнала удерживаются в запоминающем блоке 104 в каждом столбце.

[0050] На Фиг.2B показано второе действие. Во втором действии сигнал бита [4], соответствующий первому биту, удерживается в запоминающем бит элементе, соединенном с линией B5 данных, который соответствует второму запоминающему бит элементу среди множества запоминающих биты элементов. Кроме того, согласно настоящему примерному варианту осуществления, в качестве части второго действия сигнал бита [5], который является битом более высокого порядка на один бит по отношению к сигналу бита [4], соответствующему первому биту, удерживается в запоминающем избыточный бит элементе, соединенном с линией BD данных.

[0051] Далее, со ссылкой на Фиг.2C будут описаны конфигурация и действие второго блока 111 переключения. Действие второго блока 111 переключения на Фиг.2C представляет собой случай, в котором первый блок 107 переключения выполняет действие, изображенное на Фиг.2B.

[0052] Второй блок 111 переключения включает в себя схемы с 120-1 по 120-6 выбора. На Фиг.2C относительно каждой из схем с 120-1 по 120-6 выбора, линия данных, выбранная в соответствии со значением сигнала упомянутого сигнала sel2, выводимого из блока 108 управления переключением, представлена кодами 0 и 1.

[0053] Запоминающий бит элемент, соединенный с линией B0 данных, соединен с линией M0 данных в запоминающем блоке 104 в каждом столбце. В дальнейшем, схожим образом запоминающие биты элементы, соединенные с линиями с B1 по B5 данных, соответственно соединены с линиями с M1 по M5 данных в указанном порядке. Запоминающий избыточный бит элемент, соединенный с линией BD данных, соединен с линией B6 данных.

[0054] В соответствии со сканированием блока 109 горизонтального сканирования сигналы битов с [0] по [5] счетного сигнала соответственно выводятся во второй блок 111 переключения через линии M0 и M2 данных и линии с M4 по M6 данных из запоминающего блока 104 в каждом столбце. Запоминающий бит элемент, соединенный с линией M3 данных, не удерживает счетный сигнал. Поэтому счетный сигнал не выводится в линию M3 данных из запоминающего блока 104.

[0055] Блок 108 управления переключением устанавливает значение сигнала упомянутого сигнала sel2 в качестве (000111) в указанном порядке со схемы 120-1 выбора по схему 120-6 выбора. Соответственно, сигналы, выводимые в соответствующие линии с C0 по C5 данных, являются сигналами битов с [0] по [5] счетного сигнала в указанном порядке. Сигнал выводимый в линию C6 данных, является сигналом бита [5] счетного сигнала. Следует отметить, что, несмотря на то, что не показано на чертеже, в случае, в котором первый блок 107 переключения выполняет действие с Фиг.2A, блок 108 управления переключением устанавливает значение сигнала упомянутого сигнала sel2 в качестве (000000) в начальном порядке со схемы 120-1 выбора по схему 120-6 выбора. Соответственно, биты счетного сигнала, выводимого вторым блоком 111 переключения в соответствующие линии с C0 по C6 данных, являются теми же самым, что и изображенные на Фиг.2C. Соответственно, битовые числа счетного сигнала, выводимого вторым блоком 111 переключения в соответствующие линии с C0 по C6 данных, когда первый блок 107 переключения задействован в конфигурации, изображенной на Фиг.2A, могут быть установлены идентичными битовым числам, когда первым блоком 107 переключения задействован в конфигурации, изображенной на Фиг.2B. Соответственно, можно избегать переключения действий в соответствии с присутствием или отсутствием неисправности в запоминающем блоке 104 в схеме вне устройства захвата изображения.

[0056] Кроме того, так как устройство захвата изображения согласно настоящему примерному варианту осуществления включает в себя первый блок 107 переключения, то схема вне устройства захвата изображения, в которую счетный сигнал выводится из второго блока 111 переключения, может удерживать счетный сигнал, не ощущая нехватку бита, даже когда в запоминающем блоке 104 существует неисправность.

[0057] Таким образом устройство захвата изображения согласно настоящему примерному варианту осуществления может изменять биты счетного сигнала, выводимого первым блоком 107 переключения в линии с B0 по B5 данных в соответствии с неисправностью в запоминающем бит элементе в запоминающем блоке 104. Первый блок 107 переключения изменяет биты счетного сигнала совместно по отношению ко множеству запоминающих блоков 104. Соответственно, можно уменьшить область схемы по сравнению со случаем, в котором запоминающий блок 104 в каждом из множества блоков АЦ-преобразования снабжен блоком переключения. Кроме того, даже когда в запоминающем блоке 104 существует неисправность, поскольку первый блок 107 переключения изменяет биты счетного сигнала, выводимого в линии с B0 по B5 данных, запоминающий блок 104 может удерживать счетный сигнал.

[0058] Таким образом, устройство захвата изображения согласно настоящему примерному варианту осуществления может обеспечить технологию для устранения снижения качества изображения, вызванного неисправностью в блоке АЦ-преобразования, при одновременном устранении увеличения масштаба схемы множества блоков АЦ-преобразования.

[0059] Следует отметить, что согласно настоящему примерному варианту осуществления описания были предоставлены для случая, в котором запоминающий бит элемент, соединенный с линией B3 данных, имеет неисправность, однако такая конфигурация может быть применена к случаю, в котором любой из запоминающих биты элементов, соединенных с линиями с B0 по B5 данных, имеет неисправность.

[0060] Кроме того, согласно настоящему примерному варианту осуществления линия BD данных выполнена так, чтобы сигнал бита [5] счетного сигнала передавался через нее, однако такая конфигурация не ограничена вышеупомянутым. Далее, будет описано другое устройство захвата изображения согласно настоящему примерному варианту осуществления.

[0061] На Фиг.3A показаны конфигурации первого блока 107 переключения и измерительного счетчика 106 другого устройства захвата изображения. Также на Фиг.3A компоненту, имеющему ту же самую функцию, что и на Фиг.2A, назначена та же самая ссылочная позиция, что и на Фиг.2A. На Фиг.2A запоминающий избыточный бит элемент в запоминающем блоке 104 в каждом столбце удерживает сигнал бита [5], соответствующий самому старшему биту. На Фиг.3A показан пример, в котором запоминающий избыточный бит элемент в запоминающем блоке 104 в каждом столбце удерживает сигнал бита [0], соответствующий самому младшему биту.

[0062] На Фиг.3A показано действие в случае, в котором никакой неисправности не существует в запоминающих биты элементах. Значение сигнала упомянутого сигнала sel1 составляет (00000) по порядку со схемы 110-5 выбора по схему 110-1 выбора.

[0063] На Фиг.3A показано первое действие. Первое действие, упоминаемое в данном документе, является действием, в котором сигнал бита [1], соответствующий первому биту, удерживается в запоминающем бит элементе, соединенном с линией B1 данных, соответствующем первому запоминающему бит элементу из множества запоминающих биты элементов. Впоследствии, сигнал бита [0], соответствующий биту более низкого порядка по отношению к первому биту на один бит, удерживается в запоминающем бит элементе, соединенном с линией B0 данных, соответствующем второму запоминающему бит элементу среди множества запоминающих биты элементов.

[0064] На Фиг.3B показано действие в случае, в котором запоминающий бит элемент, соединенный с линией данных B2, имеет неисправность в конфигурациях первого блока 107 переключения и измерительного счетчика 106, изображенных на Фиг.3A. Блок 108 управления переключением устанавливает значение сигнала упомянутого сигнала sel1 в качестве (00011) по порядку со схемы 110-5 выбора по схему 110-1 выбора. Следовательно, сигналы бита [1] и бита [2] счетного сигнала соответственно выводятся в линию B0 данных и линию B1 данных. Кроме того, сигналы битов с [3] по [5] счетного сигнала соответственно выводятся в линии с B3 по B5 данных. Сигнал бита [0] счетного сигнала выводится в линию BD данных. Таким образом, в отличие от действия на Фиг.3A в действии на Фиг.3B каждый из сигналов битов, низших или равных биту [2], сдвигаются к более низкому порядку на один бит.

[0065] На Фиг.3B показано второе действие. Второе действие, упоминаемое в данном документе, является действием, в котором сигнал бита [1], соответствующий первому биту, удерживается в запоминающем бит элементе, соединенном с линией B0 данных, соответствующем второму запоминающему бит элементу среди множества запоминающих биты элементов. Кроме того, согласно настоящему примерному варианту осуществления в качестве части второго действия, в дополнение, сигнал бита [0], соответствующий биту более низкого порядка по отношению к сигналу бита [1], соответствующему первому биту, на один бит, удерживается в запоминающем избыточный бит элементе, соединенном с линией BD данных.

[0066] На Фиг.3C показана конфигурация второго блока 111 переключения. Также на Фиг.3C компоненту, имеющему ту же самую функцию, что и на Фиг.2C, назначена та же самая ссылочная позиция, что и на Фиг.2C.

[0067] Блок 108 управления переключением устанавливает значение сигнала упомянутого сигнала sel2 в качестве (111000) в указанном порядке со схемы 120-1 выбора по схему 120-6 выбора. С другой стороны, в случае, в котором первый блок 107 переключения выполняет действие на Фиг.3A, блок 108 управления переключением устанавливает значение сигнала упомянутого сигнала sel2 в качестве (000000) в указанном порядке со схемы 120-1 выбора по схему 120-6 выбора.

[0068] Соответственно, битовые числа, выводимые в линии с C0 по C6 данных, когда первый блок 107 переключения задействован в конфигурации на Фиг.3A, идентичны битовым числам, когда первый блок 107 переключения задействован в конфигурации на Фиг.3B.

[0069] Таким образом данное действие может быть подходящим образом исполнено в случае, в котором запоминающий избыточный бит элемент в запоминающем блоке 104 в каждом столбце удерживает либо самый старший бит счетного сигнала, либо самый младший бит. Запоминающий избыточный бит элемент в запоминающем блоке 104 в каждом столбце не должен удерживать сигнал самого старшего бита или самого младшего бита счетного сигнала, а может удерживать сигнал одного из битов счетного сигнала.

[0070] Кроме того, согласно настоящему примерному варианту осуществления по отношению к пикселям 10 в одном столбце предоставлен один блок АЦ-преобразования, однако могут быть внедрены и другие варианты размещения. Например, для совместного использования пикселями 10 в двух столбцах предоставляется один блок АЦ-преобразования, или по отношению к пикселям 10 в одном столбце могут предоставляться два блока АЦ-преобразования.

[0071] Следует отметить, что согласно настоящему примерному варианту осуществления в случае, в котором также не существует никакой неисправности в запоминающем бит элементе в запоминающем блоке 104, первый блок 107 переключения выводит счетный сигнал в линию BD данных как на Фиг.2A или на Фиг.3A. В качестве другого примера, в случае, в котором в запоминающем бит элементе в запоминающем блоке 104 не существует никакой неисправности, может быть приемлемо, если первый блок 107 переключения не выводит счетный сигнал в линию BD данных.

[0072] Следует отметить, что согласно настоящему примерному варианту осуществления счетный сигнал является 6-битовым сигналом, однако приемлемо, если счетный сигнал является 2-битовым сигналом или выше.

Второй примерный вариант осуществления

[0073] Теперь относительно устройства захвата изображения согласно настоящему примерному варианту осуществления будет, главным образом, описана конфигурация, отличающаяся от конфигурации первого примерного варианта осуществления.

[0074] Конфигурация устройства захвата изображения согласно настоящему примерному варианту осуществления является той же самой, что и изображенная на Фиг.1. Однако, согласно настоящему примерному варианту осуществления для запоминающего блока 104 в каждом столбце предоставлено два запоминающих избыточные биты элемента.

[0075] На Фиг.4A показана конфигурация первого блока 107 переключения согласно настоящему примерному варианту осуществления. Также на Фиг.4A компоненту, имеющему ту же самую функцию, что и на Фиг.2A, назначена та же самая ссылочная позиция, что и на Фиг.2A. Первый блок 107 переключения согласно настоящему примерному варианту осуществления включает в себя каскад 112 выбора в первом каскаде, включающем в себя схемы с 1110-1 по 1110-5 выбора, и каскад 113 выбора во втором каскаде, включающем в себя схемы с 1111-1 по 1111-6 выбора. Сигнал sel1, выводимый из блока 108 управления переключением, является 11-битовым сигналом.

[0076] Измерительный счетчик 106 выводит 6-битовый счетный сигнал в соответствующие линии с A0 по A5 данных. Каскад 112 выбора в первом каскаде и каскад 113 выбора во втором каскаде соответственно выводят сигналы соответствующих битов счетного сигнала в линии с B0 по B5 данных, линию BD 1 данных и линию BD 2 данных в соответствии со значением сигнала упомянутого сигнала sel1. В случае, в котором все сигналы, вводимые в соответствующие схемы выбора сигнала sel1, имеют значение 0 как на Фиг.4A, то сигналы битов с [0] по [5] счетного сигнала выводятся в линии с B0 по B5 данных в указанном порядке. Сигнал бита [5] счетного сигнала выводится как в линию BD 1 данных, так и в линию BD 2 данных.

[0077] На Фиг.4A показано первое действие. В первом действии, упоминаемом в данном документе, сигнал бита [4], соответствующий сигналу первого бита, удерживается в запоминающем бит элементе, соединенном с линией B4 данных, соответствующей первому запоминающему бит элементу. Впоследствии, сигнал бита [5], соответствующий второму биту, который является битом более высокого порядка по отношению к первому биту на один бит, удерживается в запоминающем бит элементе, соединенном с линией B5 данных.

[0078] Далее, со ссылкой на Фиг.4B будет описано действие первого блока 107 переключения. На Фиг.4B показано действие в случае, в котором обнаружены неисправности в запоминающих биты элементах, соединенных с линией B3 данных и линией B5 данных, во множестве запоминающих блоков 104. Случай, в котором неисправности обнаружены в запоминающих биты элементах, соединенных с линией B3 данных и линией B5 данных, относится, например, к случаю, в котором запоминающий бит элемент, соединенный с линией B3 данных, имеет неисправность в конкретном запоминающем блоке 104, и запоминающий бит элемент, соединенный с линией B5 данных, в другом запоминающем блоке 104 имеет неисправность. Кроме того, в качестве другого примера такое действие может быть применено к случаю, в котором как запоминающие биты элементы, соединенные с линией B3 данных, так и запоминающий бит элемент, соединенный с линией B5 данных, в одном запоминающем блоке 104 имеют неисправность.

[0079] На Фиг.4B показано второе действие. Второе действие, упоминаемое в данном документе, является действием, в котором сигнал бита [4], соответствующий сигналу первого бита, удерживается в запоминающем избыточный бит элементе, соединенном с линией BD 1 данных, а сигнал бита [5], соответствующий сигналу второго бита, удерживается в запоминающем избыточный бит элементе, соединенном с линией BD 2 данных.

[0080] Блок 108 управления переключением устанавливает значение сигнала битов, выводимых в схему 1111-6 выбора, схему 1110-5 выбора и схему 1110-4 выбора, в качестве 1 и значение сигнала битов, выводимых в другие схемы выбора, в качестве 0 для сигнала sel1. Соответственно, сигналы битов с [0] по [2] счетного сигнала соответственно выводятся в линии с B0 по B2 данных. Сигнал бита [3] счетного сигнала выводится в линию B4 данных. Сигналы битов [4] и [5] счетного сигнала соответственно выводятся в линию BD 1 данных и линию BD 2 данных.

[0081] Таким образом счетный сигнал может быть удержан в запоминающем блоке 104 в каждом столбце в устройстве захвата изображения согласно настоящему примерному варианту осуществления даже в случае существования неисправностей в соответствующих запоминающих биты элементах во взаимно различных запоминающих блоках, то есть, в случае, в котором неисправности существуют во множестве запоминающих биты элементов, соединенных с взаимно различными линиями данных.

[0082] На Фиг.5 показана конфигурация и действие второго блока 111 переключения согласно настоящему примерному варианту осуществления. Также на Фиг.5 компоненту, имеющему ту же самую функцию, что и на Фиг.2C, назначена та же самая ссылочная позиция, что и на Фиг.2C. На Фиг.5 показано действие в случае, в котором первый блок 107 переключения выполняет действие с Фиг.4B. Второй блок 111 переключения включает в себя каскад 114 выбора в первом каскаде, включающем в себя схемы с 1200-1 по 1200-7 выбора, и каскад 115 выбора во втором каскаде, включающем в себя схемы с 1210-1 по 1210-6 выбора. Сигнал sel2, выводимый блоком 108 управления переключением, является 13-битовым сигналом. Блок 108 управления переключением устанавливает значение сигнала битов, выводимых в схему 1200-6 выбора, схему 1200-7 выбора, схему 1210-4 выбора, схему 1210-5 выбора и схему 1210-6 выбора, в качестве 1 и значение сигнала битов, выводимых в другие схемы выбора, в качестве 0 для сигнала sel2. Несмотря на то, что не изображено на чертеже, в случае, в котором первый блок 107 переключения выполняет действие с Фиг.4A, блок 108 управления переключением устанавливает значение сигнала всех битов сигнала sel2 в качестве 0. Соответственно, битовые числа, счетного сигнала, выводимого в линии с C0 по C5 данных, могут быть соответственно идентичны друг другу в случае, в котором первый блок 107 переключения выполняет либо действие с Фиг.4A, либо действие с Фиг.4B. Соответственно, устройство захвата изображения согласно настоящему примерному варианту осуществления может получать тот же самый технический результат, что и технический результат, описанный согласно первому примерному варианту осуществления. Кроме того, даже в случае, в котором неисправности обнаружены во множестве запоминающих биты элементов во множестве запоминающих блоков 104, устройство захвата изображения согласно настоящему примерному варианту осуществления может удерживать счетный сигнал в запоминающем блоке 104 в каждом столбце, не ощущая нехватку битов.

[0083] Следует отметить, что согласно настоящему примерному варианту осуществления изображен пример, в котором запоминающий избыточный бит элемент удерживает сигнал бита [5], однако такой запоминающий избыточный бит элемент может удерживать другой бит счетного сигнала.

[0084] Например, теперь будет описан пример, в котором запоминающий избыточный бит элемент удерживает сигнал бита [0].

[0085] На Фиг.6A показано действие, выполняемое первым блоком 107 переключения для вывода сигнала бита [0] в линию BD 1 данных и линию BD 2 данных.

[0086] На Фиг.6A показано первое действие. В первом действии, упоминаемом в данном документе, сигнал бита [0], соответствующий сигналу первого бита, удерживается в запоминающем бит элементе, соединенном с линией B0 данных, соответствующем первому запоминающему бит элементу. Впоследствии, сигнал бита [1], соответствующий второму биту, который является битом более высокого порядка по отношению к первому биту на один бит, удерживается запоминающим бит элементом, соединенным с линией B1 данных.

[0087] На Фиг.6B показано действие в случае, в котором обнаружены неисправности в запоминающих биты элементах, соединенных с линией B1 данных и линией B3 данных. Блок 108 управления переключением устанавливает значение сигнала соответствующих битов сигнала sel1, выводимого в схемы 1111-4, 1111-3, 1111-2, 1111-1, 1110-2 и 1110-1 выбора, в качестве 1 и значение сигнала соответствующих битов сигнала sel1, выводимого в другие схемы выбора, в качестве 0. Соответственно, первый блок 107 переключения выводит сигнал бита [0] в линию BD 2 данных и выводит сигнал бита [1] в линию BD 1 данных. Кроме того, первый блок 107 переключения выводит сигнал бита [2] в линию B0 данных и выводит сигнал бита [3] в линию данных B2. Кроме того, первый блок 107 переключения выводит сигнал бита [4] в линию B4 данных и выводит сигнал бита [5] в линию B5 данных.

[0088] На Фиг.6B показано второе действие. Второе действие, упоминаемое в данном документе, является действием, в котором сигнал бита [0], соответствующий сигналу первого бита, удерживается в запоминающем избыточный бит элементе, соединенном с линией BD 2 данных, а сигнал бита [1], соответствующий сигналу первого бита, удерживается в запоминающем избыточный бит элементе, соединенном с линией BD 1 данных.

[0089] На Фиг.7 показано действие второго блока 111 переключения в случае, в котором первый блок 107 переключения выполняет действие с Фиг.6B. Относительно сигнала sel2 блок 108 управления переключением устанавливает значения сигнала соответствующих битов сигнала sel2, выводимого в схемы 1200-1, 1200-2, 1200-3, 1200-4, 1200-5, 1210-1, 1210-2 и 1210-3 выбора, в качестве 1 и устанавливает значения сигнала битов, выводимых в другие схемы выбора, в качестве 0. С другой стороны в случае, в котором первый блок 107 переключения выполняет действие, изображенное на Фиг.6A, блок 108 управления переключением устанавливает значения сигнала всех битов сигнала sel2 в качестве 0. Соответственно, битовые числа счетного сигнала, выводимого в линии с C0 по C5 данных, могут быть соответственно идентичны друг другу в случае, в котором первый блок 107 переключения выполняет либо действие с Фиг.6A, либо действие с Фиг.6B. Соответственно, устройство захвата изображения, которое имеет конфигурацию и выполняет действие, которые изображены на Фиг.6A, Фиг.6B и Фиг.7, может получить то же самый технический результат, что и технический результат устройства захвата изображения, которое имеет конфигурацию и выполняет действие, которые изображены на Фиг.4A, Фиг.4B и Фиг.5.

Третий примерный вариант осуществления

[0090] Теперь относительно устройства захвата изображения согласно настоящему примерному варианту осуществления, главным образом, будет описана конфигурация, отличающаяся от конфигурации первого примерного варианта осуществления.

[0091] Конфигурация устройства захвата изображения согласно настоящему примерному варианту осуществления является той же самой, что и конфигурация устройства захвата изображения, изображенного на Фиг.1. Однако, запоминающий блок 104 в каждом столбце не включает в себя запоминающий избыточный бит элемент. В случае, в котором неисправность обнаружена в запоминающем бит элементе, который удерживает сигнал бита, отличающегося от самого младшего бита, устройство захвата изображения согласно настоящему примерному варианту осуществления удерживает сигнал битов, отличающихся от самого младшего бита, в запоминающем блоке 104 в каждом столбце. Это в частности является эффективным действием в случае, например, в котором значение сигнала самого младшего бита не влияет на качество изображения, формируемого посредством использования сигналов, выводимых устройством захвата изображения. Вышеописанный случай включает в себя, например, сцену для формирования изображений объекта, имеющего высокую яркость.

[0092] На Фиг.8A показаны конфигурации и действия измерительного счетчика 106 и первого блока 107 переключения согласно настоящему примерному варианту осуществления. Также на Фиг.8A компоненту, имеющему ту же самую функцию, что и на Фиг.2A, назначена та же самая ссылочная позиция, что и на Фиг.2A. Первый блок 107 переключения согласно настоящему примерному варианту осуществления включает в себя каскад 116 выбора, каскад 117 выбора и каскад 118 выбора, каждый из которых включает в себя схемы выбора. Совместный сигнал sel1 вводится в схемы выбора каскада 116 выбора. Схожим с каскадом 116 выбора образом также относительно каскада 117 выбора и каскада 118 выбора совместный сигнал sel1 вводится в схемы выбора.

[0093] Сигнал sel1 согласно настоящему примерному варианту осуществления является 3-битовым сигналом. В действии, изображенном на Фиг.8A, блок 108 управления переключением устанавливает все значения сигнала соответствующих битов сигнала sel1 в качестве 0. Первый блок 107 переключения последовательно выводит сигналы битов с [0] по [5] в соответствующие линии с B0 по B5 данных.

[0094] На Фиг.8B показано действие в случае, в котором обнаружена неисправность в запоминающем бит элементе, соединенном с линией B5 данных, в запоминающем блоке 104. Блок 108 управления переключением устанавливает значения сигнала соответствующих битов сигнала sel1, выводимого в каскад 116 выбора и каскад 118 выбора, в качестве 1 и устанавливает значение сигнала бита сигнала sel1, выводимого в каскад 117 выбора, в качестве 0. Соответственно, сигналы битов с [1] по [5] последовательно соответственно выводятся в линии с B0 по B4 данных. Счетный сигнал не выводится в линию B5 данных.

[0095] На Фиг.9 показана конфигурация и действие второго блока 111 переключения. Второй блок 111 переключения включает в себя каскад 140 выбора, каскад 141 выбора и каскад 142 выбора, каждый из которых включает в себя схемы выбора. Сигнал sel2 вводится в каскад 140 выбора, каскад 141 выбора и каскад 142 выбора. Совместный сигнал sel2 вводится в схемы выбора в каскаде 140 выбора. Совместный сигнал sel2 схожим образом вводится в схемы выбора соответственно в каскаде 141 выбора и каскаде 142 выбора.

[0096] Сигнал sel2 согласно настоящему примерному варианту осуществления является 3-битовым сигналом. В действии второго блока 111 переключения, изображенного на Фиг.9, блок 108 управления переключением устанавливает значения сигнала битов сигнала sel2, выводимого в каскад 140 выбора и каскад 142 выбора, в качестве 1 и устанавливает значение сигнала бита сигнала sel2, выводимого в каскад 141 выбора, в качестве 0. Следовательно, счетный сигнал не выводится в линию C0 данных, и сигналы битов с [1] по [5] последовательно соответственно выводятся в линии с C1 по C5 данных.

[0097] Несмотря на то что не изображено на данном чертеже, в случае, в котором первый блок 107 переключения выполняет действие с Фиг.8A, блок 108 управления переключением устанавливает все значения сигнала соответствующих битов сигнала sel2 в качестве 0. Соответственно, сигналы битов с [0] по [5] последовательно соответственно выводятся в линии с C0 по C5 данных. Поэтому, битовые числа счетного сигнала, соответственно выводимых в линии данных C1 к C5 за исключением линии C0 данных, могут быть соответственно идентичны друг другу в случае, в котором первый блок 107 переключения выполняет либо действие с Фиг.8A, либо действие с Фиг.8B.

[0098] В устройстве захвата изображения согласно настоящему примерному варианту осуществления в случае, в котором запоминающий блок 104 не включает в себя запоминающий избыточный бит элемент, можно устранить снижение качества изображения, вызванного неисправностью в блоке АЦ-преобразования, при одновременном устранении увеличения масштаба схемы множества блоков АЦ-преобразования. Устройство захвата изображения согласно настоящему примерному варианту осуществления является в частности эффективным по отношению к конфигурации, в которой требуется уменьшение области схемы, и запоминающий блок 104 не снабжен запоминающим избыточный бит элементом.

[0099] Согласно настоящему примерному варианту осуществления представлены описания примера, в котором сигнал бита [0], соответствующий самому младшему биту, не выводится первым блоком 107 переключения в случае, в котором обнаружена неисправность в запоминающем бит элементе в запоминающем блоке 104, однако может быть приемлемой конфигурация, в которой не выводится сигнал самого старшего бита. В данном случае, это в частности эффективно для формирования изображений объекта, имеющего низкую яркость. Кроме того, может быть приемлема конфигурация, в которой первый блок 107 переключения не выводит сигналы битов, отличающихся от самого младшего бита и самого старшего бита.

[00100] Следует отметить, что концепция, при которой первый блок 107 переключения согласно настоящему примерному варианту осуществления не выводит сигнал одного из битов счетного сигнала, может быть применена к устройству захвата изображения согласно первому примерному варианту осуществления. Например, первый блок 107 переключения не выводит сигнал бита [0], и первый блок 107 переключения может удерживать счетный сигнал посредством использования запоминающего избыточный бит элемента. В данном случае, устройство захвата изображения согласно первому примерному варианту осуществления может устранить снижение качества изображения, вызываемое неисправностями в блоке АЦ-преобразования по отношению к неисправностям в запоминающих биты элементах двух битов, при одновременном устранении увеличения масштаба схемы множества блоков АЦ-преобразования.

Четвертый примерный вариант осуществления

[00101] Теперь относительно устройства захвата изображения согласно настоящему примерному варианту осуществления будет, главным образом, описана конфигурация, отличающаяся от конфигурации первого примерного варианта осуществления.

[00102] На Фиг.10 показана конфигурация устройства захвата изображения согласно настоящему примерному варианту осуществления. Также на Фиг.10 компоненту, имеющему ту же самую функцию, что и на Фиг.1, назначена та же самая ссылочная позиция, что и на Фиг.1.

[00103] Устройство захвата изображения согласно настоящему примерному варианту осуществления снабжено измерительными счетчиками 1060 в соответствующих столбцах. Измерительный счетчик 1060 в каждом из столбцов останавливает подсчет количества тактов в момент времени, в который изменено значение сигнала у сигнала результата сравнения, выводимого из блока 102 сравнения, и удерживает счетный сигнал в этот момент времени. Данный счетный сигнал является цифровым сигналом, основанным на сигнале фотоэлектрического преобразования. Запоминающий блок 104 удерживает счетный сигнал, удерживаемый измерительным счетчиком 1060. Блок 1080 управления переключением выводит сигнал sel3 в измерительные счетчики 1060 в соответствующих столбцах. Каждый из АЦ-преобразователей в соответствующих столбцах согласно настоящему примерному варианту осуществления включает в себя измерительный счетчик 1060.

[00104] На Фиг.11A показана конфигурация и действие измерительного счетчика 1060. Измерительный счетчик 1060 включает в себя шесть триггерных схем 122 и пять схем 1150 выбора. Измерительный счетчик 1060 является асинхронным счетчиком, который использует инвертированный выходной сигнал, который выводится из триггерной схемы 122, в качестве тактового сигнала триггерной схемы 122 в следующем каскаде. Измерительный счетчик 1060 генерирует 5-битовый счетный сигнал. Схема 1150 выбора выводит тактовый сигнал или выходной сигнал триггерной схемы 122 в триггерную схему 122 в следующем каскаде. Триггерные схемы 122 соответственно соединены с соответствующими запоминающими биты элементами в запоминающем блоке 104 и запоминающим избыточный бит элементом через линии с E0 по E5 данных. Блок 1080 управления переключением устанавливает все значения сигнала соответствующих битов сигнала sel3 в качестве 0. Соответственно, триггерные схемы 122 последовательно соответственно выводят сигналы битов с [0] по [4] в линии с E0 по E4 данных. Сигнал, полученный посредством выполнения частотного разделения сигнала бита [4], вводится в запоминающий избыточный бит элемент. В качестве другого примера, источник питания триггерной схемы 122, соединенной с линией E5 данных, может быть выключен для уменьшения потребления энергии измерительного счетчика 1060.

[00105] На Фиг.11B показано действие в случае, в котором обнаружена неисправность в запоминающем бит элементе, соединенном с линией E1 данных. Блок 1080 управления переключением устанавливает значение сигнала бита сигнала sel3, выводимого в схему 1150-2 выбора, в качестве 1 и устанавливает все значения сигнала битов сигнала sel3, выводимого в другие схемы 1150 выбора, в качестве 0. Соответственно, сигнал бита [0] выводится в линию E0 данных. Кроме того, сигналы битов с [1] по [4] последовательно соответственно выводятся в линии с E2 по E5 данных.

[00106] Таким образом, также согласно настоящему примерному варианту осуществления можно получить тот же самый технический результат, что и технический результат устройства захвата изображения согласно первому примерному варианту осуществления.

[00107] Следует отметить, что устройство захвата изображения согласно настоящему примерному варианту осуществления может быть дополнительно снабжено вторым блоком переключения, выполненным с возможностью изменения порядка битов счетного сигнала, выводимого из запоминающего блока 104 в каждом столбце схожим образом, что и в других примерных вариантах осуществления.

[00108] Были предоставлены описания случая, в котором устройство захвата изображения согласно настоящему примерному варианту осуществления имеет конфигурацию, в которой запоминающий блок 104 в каждом столбце имеет запоминающий избыточный бит элемент, однако также может быть приемлемой конфигурация, в котором запоминающий блок 104 в каждом столбце не включает в себя запоминающий избыточный бит элемент. В данном случае, как на Фиг.12A, приемлема конфигурация, в которой линия E5 данных и триггерная схема 122, которая выводит счетный сигнал в линию E5 данных, опущена по отношению к Фиг.11A. Кроме того, согласно такой конфигурации, инвертированный выходной сигнал триггерной схемы 122, которая выводит счетный сигнал в линию E4 данных, вводятся в схему 1160-1 выбора.

[00109] На Фиг.12B показано действие в случае, в котором неисправность обнаружена в запоминающем бит элементе, соединенном с линией E2 данных. Блок 1080 управления переключением устанавливает значение сигнала бита сигнала sel3, выводимого в схему 1160-3 выбора, в качестве 1 и устанавливает все значения сигнала других битов в качестве 0. Соответственно, сигнал бита [3] выводится в линию E0 данных, а сигнал бита [4] выводится в линию E1 данных. Кроме того, сигнал бита [1] выводится в линию E3 данных, а сигнал бита [2] выводится в линию данных E4. Поэтому, схожим с устройством захвата изображения согласно третьему примерному варианту осуществления образом счетный сигнал битов, отличающихся от бита [0], соответствующего самому младшему биту, выводится в запоминающий блок 104.

[00110] Следует отметить, что на Фиг. 11A и 11B показан пример, в котором счетный сигнал, кроме самого младшего бита, выводится в запоминающий блок 104, однако в качестве бита, который не выводится в запоминающий блок 104, может быть установлен другой бит.

Пятый примерный вариант осуществления

[00111] Теперь относительно устройства захвата изображения согласно настоящему примерному варианту осуществления будет, главным образом, описан вариант выполнения, отличающийся от первого примерного варианта осуществления. Устройство захвата изображения согласно настоящему примерному варианту осуществления включает в себя множество блоков удержания. Устройство захвата изображения согласно настоящему примерному варианту осуществления имеет конфигурацию, в которой возможно устранение снижения точности АЦ-преобразования при одновременном устранении увеличения масштаба схемы для блоков АЦ-преобразования даже в случае, в котором обнаружены неисправности в запоминающих биты элементах, которые удерживают различные биты счетного сигнала во множестве блоков удержания в соответствующих столбцах.

[00112] На Фиг.13 показана конфигурация устройства захвата изображения согласно настоящему примерному варианту осуществления. Также на Фиг.13 компоненту, имеющему ту же самую функцию, что и на Фиг.1, назначена та же самая ссылочная позиция, что и на Фиг.1.

[00113] В устройстве захвата изображения согласно настоящему примерному варианту осуществления пиксельные сигналы выводятся из соответствующих пикселей 10. Пиксельный сигнал 1 выводятся из пикселей 10 в первом столбце. Схожим образом пиксельные сигналы с 2 по 4 соответственно выводятся из пикселей 10 со второго по четвертый столбец в указанном порядке.

[00114] Устройство захвата изображения согласно настоящему примерному варианту осуществления включает в себя множество блоков удержания в соответствующих столбцах в качестве блока 123 удержания и блока 124 удержания. Блок 1082 управления переключением выводит сигнал sel4 в первый блок 1071 переключения. Измерительный счетчик 106 выводит счетный сигнал cnt в первый блок 1071 переключения. Первый блок 1071 переключения выводит сигнал selout, полученный посредством обработки счетного сигнала cnt, в блок 123 удержания и блок 124 удержания на основе значения сигнала упомянутого сигнала sel4 из блока 1082 управления переключением. Генератор 103 пилообразного сигнала выводит пилообразный сигнал rmp во множество блоков 102 сравнения. Множество блоков 102 сравнения соответственно выводят сигналы с comp1 по comp4 результатов сравнения в каждый из блока 123 удержания и блока 124 удержания.

[00115] Устройство захвата изображения согласно настоящему примерному варианту осуществления также включает в себя блок 125 управления выбором. Блок 125 управления выбором выводит сигнал msela в блок 123 удержания и выводит сигнал mselb в блок 124 удержания. Когда блок 125 управления выбором устанавливает сигнал msela действующим, запоминающий блок 104 блока 123 удержания может удерживать счетный сигнал. С другой стороны, когда блок 125 управления выбором устанавливает сигнал mselb действующим, запоминающий блок 104 блока 124 удержания может удерживать счетный сигнал. Блок 123 удержания удерживает счетный сигнал, полученный посредством выполнения АЦ-преобразования шумового сигнала. Блок 124 удержания удерживает счетный сигнал, полученный посредством выполнения АЦ-преобразования сигнала фотоэлектрического преобразования.

[00116] На Фиг.14 показана временная диаграмма, изображающая действие устройства захвата изображения, изображенного на Фиг.13.

[00117] «hd», изображенный на Фиг.14, представляет собой горизонтальный синхронный сигнал. Период со времени t1 по время t7 является одним горизонтальным периодом. Пиксельный сигнал 1 представляет собой аналоговый сигнал, который вводится в блок 102 сравнения из пикселя 10. Ссылочные обозначения соответствующих сигналов, изображенных на Фиг.14, соответствуют ссылочным обозначениям соответствующих сигналов, изображенных на Фиг.13. Также на Фиг.14 показаны действия, относящиеся к пикселям 10 в одном столбце, который выводит пиксельный сигнал 1.

[00118] В момент времени t1 блок 1082 управления переключением устанавливает сигнал sel4 так, чтобы он имел значение A сигнала, соответствующее неисправности в запоминающем бит элементе блока 123 удержания, схожим с устройством захвата изображения согласно первому примерному варианту осуществления образом.

[00119] Затем, в момент времени t2 блок 125 управления выбором устанавливает сигнал msela действующим. В момент времени t2 шумовой сигнал выводится из пикселей 10 посредством сканирования блока 50 вертикального сканирования.

[00120] Запоминающий блок M1, соответствующий запоминающему блоку 104 блока 123 удержания, предоставленный так, чтобы соответствовать пикселям 10 в первом столбце, удерживает значение AA сигнала, соответствующее счетному сигналу в момент времени, когда значение сигнала упомянутого сигнала comp1 результата сравнения изменено в момент времени t3. Счетный сигнал, имеющий значение AA сигнала, является цифровым сигналом, основанным на шумовом сигнале.

[00121] После этого, в момент времени t4 блок 1082 управления переключением устанавливает сигнал sel4 так, чтобы он имел значение B сигнала, соответствующего неисправности в запоминающем бит элементе блока 124 удержания. Согласно настоящему примерному варианту осуществления значение B сигнала является значением, отличающимся от значения A сигнала.

[00122] В момент времени t5 блок 125 управления выбором устанавливает сигнал mselb действующим. Кроме того, в момент времени t5 сигнал фотоэлектрического преобразования выводится из пикселей 10 посредством сканирования блока 50 вертикального сканирования.

[00123] Запоминающий блок M5, соответствующий запоминающему блоку 104 блока 124 удержания, предоставленного так, чтобы соответствовать пикселям 10 в первом столбце, удерживает значение BB сигнала, соответствующее счетному сигналу в момент времени, в который значение сигнала упомянутого сигнала comp1 результата сравнения изменено в момент времени t6. Счетный сигнал, имеющий значение BB сигнала, является цифровым сигналом, основанным на сигнале фотоэлектрического преобразования.

[00124] Таким образом, даже в случае, в котором неисправности обнаружены в запоминающих биты элементах, которые удерживают различные биты счетного сигнала посредством множества блоков удержания с помощью переключая значения сигнала упомянутого сигнала sel4, счетный сигнал может быть удержан каждым из блоков удержания.

[00125] Следует отметить, что устройство захвата изображения согласно настоящему примерному варианту осуществления может быть объединено с конфигурациями и действиями устройства захвата изображения согласно примерным вариантам осуществления со второго по четвертый. Например, как описано во втором примерном варианте осуществления, каждый из запоминающих блоков 104 может включать в себя множество запоминающих избыточные биты элементов. Кроме того, как описано в третьем примерном варианте осуществления, может быть приемлемой такая конфигурация, в которой каждый из запоминающих блоков 104 не включает в себя запоминающий избыточный бит элемент. Кроме того, как описано в четвертом примерном варианте осуществления, может быть приемлема такая конфигурация, в которой измерительные счетчики 106 предоставлены в соответствующих столбцах.

[00126] Следует отметить, что согласно настоящему примерному варианту осуществления были представлены описания примера, в котором блок 123 удержания удерживает цифровой сигнал, основанный на шумовом сигнале, и блок 124 удержания удерживает цифровой сигнал, основанный на сигнале фотоэлектрического преобразования, несмотря на это могут быть выполнены и другие действия. Например, в случае, в котором градиент пилообразного сигнала изменяется для выполнения АЦ-преобразования дважды по отношению к одному и тому же сигналу фотоэлектрического преобразования, цифровые сигналы, соответственно сгенерированные посредством пилообразных сигналов, могут быть соответственно удержаны во множестве блоков удержания. Кроме того, цифровой сигнал, основанный на сигнале фотоэлектрического преобразования пикселей 10 в первом столбце, может быть удержан в блоке 123 удержания, и цифровой сигнал, основанный на сигнале фотоэлектрического преобразования пикселей 10 во втором столбце, может быть удержан в блоке 124 удержания.

[00127] Кроме того, блок 109 горизонтального сканирования может выбирать запоминающий блок M1 и запоминающий блок M5 в одно и то же время. В данном случае предоставлены шина, через которую выводится сигнал запоминающего блока M1, и шина, через которую выводится сигнал запоминающего блока M5. Устройство захвата изображения может быть снабжено схемой обработки, в которую цифровые сигналы соответственно выводятся из запоминающего блока M1 и запоминающего блока M5 в некоторых случаях. В данном случае, схема обработки может выполнять обработку цифровых сигналов, соответственно выводимых из запоминающего блока M1 и запоминающего блока M5, быстрее по сравнению со случаем, в котором цифровые сигналы последовательно считываются из запоминающего блока M1 и запоминающего блока M5.

Шестой примерный вариант осуществления

[00128] Теперь относительно устройства захвата изображения согласно настоящему примерному варианту осуществления будет, главным образом, описана конфигурация, отличающаяся от конфигурации пятого примерного варианта осуществления.

[00129] На Фиг.15 показана конфигурация устройства захвата изображения согласно настоящему примерному варианту осуществления. Также на Фиг.15 компоненту, имеющему ту же самую функцию, что и на Фиг.13, назначена та же самая ссылочная позиция, что и на Фиг.13.

[00130] Устройство захвата изображения согласно настоящему примерному варианту осуществления включает в себя первый блок 1072 переключения, блок 1083 управления переключением, блок 126 генерирования шаблона, блок 127 управления проверкой, схему 128 выбора, блок 129 сравнения с шаблоном и блок 130 определения.

[00131] Схема 128 выбора устанавливает сигнал, выводимый в блок 123 удержания и блок 124 удержания, в качестве либо счетного сигнала, выводимого из первого блока 1072 переключения, либо сигнала, выводимого из блока 126 генерирования шаблона в соответствии с сигналом, выводимым из блока 127 управления проверкой в схему 128 выбора.

[00132] При нормальном действии устройства захвата изображения согласно настоящему примерному варианту осуществления блок 127 управления проверкой выводит сигнал, который выводится из первого блока 1072 переключения в схему 128 выбора, в блок 123 удержания и блок 124 удержания. Другие действия могут быть теми же самыми действиями, которые описаны на Фиг.14 согласно пятому примерному варианту осуществления.

[00133] Далее, будет описано действие во время выполнения проверки. Блок 127 управления проверкой выводит сигнал, который выводится из блока 126 генерирования шаблона в схему 128 выбора, в блоки 123 и 124 удержания во время проверки.

[00134] Сигнал, выводимый из блока 126 генерирования шаблона, является многобитовым цифровым сигналом, в котором сигналы всех битов имеют значения 0 или 1. В данном документе будут предоставлены описания для случая, при котором значения сигнала всех битов сигнала, выводимого из блока 126 генерирования шаблона, устанавливаются в значение 1.

[00135] Блок 123 удержания и блок 124 удержания удерживают цифровой сигнал, выводимый из блока 126 генерирования шаблона через схему 128 выбора. После этого, когда блок 109 горизонтального сканирования выполняет горизонтальное сканирование, цифровой сигнал выводится из запоминающего блока 104 в каждом столбце в блок 129 сравнения с шаблоном. Блок 129 сравнения с шаблоном сравнивает цифровой сигнал с сигналом, выводимым из блока 126 генерирования шаблона. В случае, в котором блок 129 сравнения с шаблоном обнаруживает бит, имеющий значение сигнала, отличное от 1, блок 130 определения определяет, что данный бит является неисправным битом. Впоследствии, блок 130 определения выводит информацию определения о данном неисправном бите в блок 1083 управления переключением. Блок 1083 управления переключением устанавливает значение сигнала упомянутого сигнала sel5 на основе данной информации определения. Соответственно, переключение битов счетного сигнала, выводимого из измерительного счетчика 106, которое выполняется первым блоком 1072 переключения, основано на результате определения неисправного бита.

[00136] Далее, со ссылкой на чертежи будет подробно описана последовательности проверки.

[00137] На Фиг.16A показана блок-схема, изображающая последовательность проверки в случае, в котором запоминающий избыточный бит элемент удерживает сигнал самого старшего бита счетного сигнала как в устройстве захвата изображения, описанном на Фиг.2A, на Фиг.2B и на Фиг.2C согласно первому примерному варианту осуществления.

[00138] Сначала, на этапе S100 для запуска последовательности проверки счетный сигнал выводится из одного запоминающего блока 104 в блок 129 сравнения с шаблоном посредством горизонтального сканирования блока 109 горизонтального сканирования.

[00139] Далее, на этапе S101 блок 129 сравнения с шаблоном присваивает переменной i самый старший бит (MSB), включая вплоть до запоминающего избыточный бит элемента. В устройстве захвата изображения, описанном на Фиг.2A, на Фиг.2B и на Фиг.2C, проверка начинается с запоминающего избыточный бит элемента.

[00140] Далее, на этапе S102 блок 129 сравнения с шаблоном сравнивает сигнал pat[i] шаблона, выводимый из блока 126 генерирования шаблона, со счетным сигналом dout[i], выводимым из запоминающего блока 104, для определения того, согласуются ли друг с другом эти сигналы. В случае, в котором сигналы не согласуются друг с другом, определяется, что запоминающий избыточный бит элемент имеет неисправность, и последовательность проверки переходит на этап S107 для завершения проверки. В данном случае, используется устройство захвата изображения, в то время как запоминающий блок 104, в котором неисправность подтверждена в запоминающем избыточный бит элементе, не используется, или устройство захвата изображения возвращается в производственный процесс для устранения неисправности в запоминающем блоке 104.

[00141] С другой стороны, когда на этапе S102 определено, что сигналы согласуются друг с другом, последовательность проверки переходит на этап S103, и переменная i устанавливается в значение, имеющее более низкий порядок на один бит. Впоследствии, на этапе S104 блок 129 сравнения с шаблоном сравнивает сигнал pat[i] шаблона, выводимый из блока 126 генерирования шаблона, со счетным сигналом dout[i], выводимым из запоминающего блока 104, снова для определения того, согласуются ли друг с другом эти сигналы. В случае, в котором блок 129 сравнения с шаблоном определяет на этапе S104, что сигналы не согласовываются друг с другом, то блок 130 определения устанавливает значение сигнала упомянутого сигнала sel5 в значение, указывающее то, что запоминающий бит элемент не используется. После этого, поскольку последовательность проверки переходит на этап S107, последовательность проверки завершается. С другой стороны, в случае, в котором блок 129 сравнения с шаблоном определяет на этапе S104, что сигналы согласуются друг с другом, то последовательность проверки переходит на этап S105.

[00142] На этапе S105 в случае, в котором переменная i не равна 0, блок 129 сравнения с шаблоном возвращает последовательность проверки на этап S103. С другой стороны, в случае, в котором переменная i равна 0, последовательность проверки переходит на этап S107 для завершения последовательности проверки.

[00143] На Фиг.16B показана последовательность проверки в случае, в котором запоминающий избыточный бит элемент удерживает сигнал самого младшего бита (LSB) счетного сигнала как в устройстве захвата изображения, описанном на Фиг.3A, на Фиг.3B и на Фиг.3C.

[00144] На Фиг.16A последовательность проверки завершается в момент времени, в который запоминающий избыточный бит элемент, который проверяется в первую очередь, имеет неисправность, но на Фиг.16B проверка запоминающего избыточный бит элемента выполняется в последнюю очередь. Соответственно, последовательность проверки на Фиг.16B отличается от последовательности проверки на Фиг.16A в том, что последовательность проверки переходит на этап S106, когда на этапе S102 определено, что сигналы не согласуются друг с другом. Кроме того, в последовательности проверки на Фиг.16B, в случае, в котором переменная i установлена в 0 на этапе S103, последовательность проверки переходит на этап S107 через этап S105, и последовательность проверки завершается. Так как «i=0» представляет собой запоминающий избыточный бит элемент, то никакой неисправности не обнаружено в другом запоминающем бит элементе в момент времени, в который последовательность проверки переходит на этап S105. Поэтому не нужно выполнять проверку запоминающего избыточный бит элемента. Соответственно, в последовательности проверки с Фиг.16B последовательность проверки завершается без выполнения проверки запоминающего избыточный бит элемента.

[00145] Следует отметить, что проверка запоминающего избыточный бит элемента не выполняется в последовательности проверки на Фиг.16B, но проверка запоминающего избыточный бит элемента может быть выполнена при необходимости.

[00146] Таким образом, в устройстве захвата изображения согласно настоящему примерному варианту осуществления результат сравнения между сигналом, вводимым в запоминающий блок 104, и сигналом, фактически удерживаемым запоминающим блоком 104, влияет на действие первого блока 1072 переключения. Соответственно, устройство захвата изображения согласно настоящему примерному варианту осуществления может устранять уменьшение точности АЦ-преобразования, вызванное неисправностью в запоминающем блоке 104.

Седьмой примерный вариант осуществления

[00147] Теперь будут приведены описания системы захвата изображения, в которой применяется устройство захвата изображения, описанное согласно примерным вариантам осуществления с первого по шестой.

[00148] На Фиг.17A показана конфигурация системы захвата изображения. Устройство захвата изображения, описанное согласно примерным вариантам осуществления с первого по шестой, может использоваться в качестве устройства 1000 захвата изображения. Свет падает на устройство 1000 захвата изображения от оптической системы 500. Блок 200 обработки сигналов генерирует изображение посредством обработки сигнала, выводимого из устройства захвата изображения. CPU 300 управляет системой захвата изображения. Когда режим функционирования системы захвата изображения и время выдержки изменяются блоком 400 переключения, то информация вводится в CPU 300 из блока 400 переключения. CPU 300 изменяет действия оптической системы 500, устройства 1000 захвата изображения, блока 200 обработки сигналов, блока 600 видео-отображения и блока 700 записи изображения на основе информации, введенной из блока 400 переключения.

[00149] На Фиг.17B показана блок-схема для исполнения последовательности проверки в системе захвата изображения с Фиг.17A. На этапе S200, когда установлено «активатор=1», то на этапе S201 исполняется последовательность проверки, описанная согласно шестому примерному варианту осуществления. Например, активатор может быть установлен в 1 запускающим действием источника питания системы захвата изображения. CPU 300 может быть снабжен таймером, и активатор может быть установлен в 1 каждый раз после истечения предварительно определенного промежутка времени.

[00150] Вышеописанные примерные варианты осуществления предназначены для разъяснения примеров настоящего изобретения. Настоящее изобретение не ограничено вышеописанными примерными вариантами осуществления, и в пределах объема настоящего изобретения могут подходящим образом осуществляться модификации, объединение и т.п.

[00151] Данная технология предоставлена для устранения снижения качества изображения, вызываемого неисправностью в блоке АЦ-преобразования, с одновременным устранением увеличения масштаба схемы множества блоков АЦ-преобразования.

[00152] В то время как настоящее изобретение было описано со ссылкой на примерные варианты осуществления, следует понимать, что настоящее изобретение не ограничено раскрытыми примерными вариантами осуществления. Объем нижеследующей формулы изобретения должен получить самое широкое толкование так, чтобы охватывать все такие модификации и эквивалентные структуры и функции.

Изобретение относится к устройству захвата изображения и способу его проверки. Техническим результатом является уменьшение схемы для множества размещенных по столбцам аналого-цифровых (АЦ) схем и обнаружение неисправности блока удержания. Предложено устройство захвата изображения, содержащее: множество пикселей, размещенных по строкам и столбцам, причем каждый из пикселей выводит сигнал фотоэлектрического преобразования на основе падающего света; множество блоков АЦ-преобразования, и блок выбора, выполненный с возможностью выполнения выбора запоминающего бит элемента, который удерживает сигнал первого бита цифрового сигнала, среди множества запоминающих бит элементов совместно в запоминающем блоке в каждом из множества блоков АЦ-преобразования. 4 н. и 13 з.п. ф-лы, 28 ил.

1. Устройство захвата изображения, содержащее:

множество пикселей, размещенных по строкам и столбцам, причем каждый из пикселей выводит сигнал фотоэлектрического преобразования на основе падающего света;

множество блоков АЦ-преобразования, причем каждый из блоков АЦ-преобразования предоставлен для соответствия столбцу из множества пикселей и выполнен с возможностью преобразования сигнала фотоэлектрического преобразования в многобитовый цифровой сигнал; и

блок выбора,

при этом каждый из множества блоков АЦ-преобразования включает в себя запоминающий блок, который удерживает цифровой сигнал,

причем запоминающий блок включает в себя первый запоминающий бит элемент и второй запоминающий бит элемент, и

при этом блок выбора выполняет выбор запоминающего бит элемента, который удерживает сигнал первого бита цифрового сигнала, среди первого запоминающего бит элемента и второго запоминающего бит элемента, совместно в запоминающем блоке в каждом из множества блоков АЦ-преобразования.

2. Устройство захвата изображения по п. 1, в котором запоминающий блок дополнительно включает в себя множество запоминающих биты элементов, каждый из которых выполнен с возможностью удержания одного бита цифрового сигнала, и запоминающий блок в каждом из множества блоков АЦ-преобразования включает в себя запоминающий избыточный бит элемент, который удерживает сигнал предварительно определенного бита цифрового сигнала в качестве части множества запоминающих биты элементов, и

причем первый запоминающий бит элемент является запоминающим избыточный бит элементом, а второй запоминающий бит элемент является запоминающим бит элементом, составляющим другую часть множества запоминающих биты элементов.

3. Устройство захвата изображения по п. 1, в котором первый бит является битом, имеющим более низкий порядок по сравнению с самым старшим битом, и

при этом блок выбора выполнен с возможностью выполнения одного из

первого действия по выбору первого запоминающего бит элемента в качестве запоминающего бит элемента, который удерживает сигнал первого бита, и по выбору второго запоминающего бит элемента в качестве запоминающего бит элемента, который удерживает сигнал бита, имеющий более высокий порядок по сравнению с первым битом на один бит, и

второго действия по выбору второго запоминающего бит элемента в качестве запоминающего бит элемента, который удерживает сигнал первого бита.

4. Устройство захвата изображения по п. 1, в котором первый бит является битом, имеющим более низкий порядок по сравнению с самым старшим битом, и

при этом блок выбора выполняет одно из

первого действия по выбору первого запоминающего бит элемента в качестве запоминающего бит элемента, который удерживает сигнал первого бита, и по выбору второго запоминающего бит элемента в качестве запоминающего бит элемента, который удерживает сигнал бита, имеющего более низкий порядок по сравнению с первым битом на один, и

второго действия по выбору второго запоминающего бит элемента в качестве запоминающего бит элемента, который удерживает сигнал первого бита.

5. Устройство захвата изображения по п. 3, в котором запоминающий блок дополнительно включает в себя множество запоминающих биты элементов, каждый из которых выполнен с возможностью удержания одного бита цифрового сигнала, и запоминающий блок в каждом из множества блоков АЦ-преобразования включает в себя запоминающий избыточный бит элемент, который удерживает сигнал предварительно определенного бита цифрового сигнала, в качестве части множества запоминающих биты элементов,

причем запоминающий блок в каждом из множества блоков АЦ-преобразования включает в себя первый запоминающий бит элемент и второй запоминающий бит элемент в качестве другой части множества запоминающих биты элементов, и

при этом второе действие является действием по удержанию сигнала первого бита во втором запоминающем бит элементе и удержанию сигнала бита, имеющего более высокий порядок по сравнению с первым битом на один бит, в запоминающем избыточный бит элементе.

6. Устройство захвата изображения по п. 4, в котором запоминающий блок дополнительно включает в себя множество запоминающих биты элементов, каждый из которых выполнен с возможностью удержания одного бита цифрового сигнала, и запоминающий блок в каждом из множества блоков АЦ-преобразования включает в себя запоминающий избыточный бит элемент, который удерживает сигнал предварительно определенного бита цифрового сигнала, в качестве части множества запоминающих биты элементов,

при этом запоминающий блок в каждом из множества блоков АЦ-преобразования включает в себя первый запоминающий бит элемент и второй запоминающий бит элемент в качестве другой части множества запоминающих биты элементов, и

при этом второе действие является действием по удержанию сигнала первого бита во втором запоминающем бит элементе и удержанию сигнала бита, имеющего более низкий порядок по сравнению с первым битом на один бит, в запоминающем избыточный бит элементе.

7. Устройство захвата изображения по п. 1, в котором запоминающий блок дополнительно включает в себя множество запоминающих биты элементов, каждый из которых выполнен с возможностью удержания одного бита цифрового сигнала, и запоминающий блок в каждом из множества блоков АЦ-преобразования включает в себя первый запоминающий избыточный бит элемент и второй запоминающий избыточный бит элемент в качестве части множества запоминающих биты элементов, и

при этом блок выбора выполняет одно из

первого действия по выбору первого запоминающего бит элемента в качестве запоминающего бит элемента, который удерживает сигнал первого бита, и по выбору третьего запоминающего бит элемента среди множества запоминающих биты элементов в качестве запоминающего бит элемента, который удерживает сигнал второго бита, отличающийся от первого бита, и

второго действия по выбору первого запоминающего избыточный бит элемента в качестве второго запоминающего бит элемента, который удерживает сигнал первого бита, и по выбору второго запоминающего избыточный бит элемента в качестве запоминающего бит элемента, который удерживает сигнал второго бита.

8. Устройство захвата изображения по п. 3, дополнительно содержащее:

блок вывода,

при этом блок вывода перестраивает порядок множества битов цифрового сигнала, выводимого из запоминающего блока, который удерживает цифровой сигнал посредством второго действия, для согласования с порядком множества битов цифрового сигнала, выводимого из запоминающего блока в случае удержания цифрового сигнала посредством первого действия.

9. Устройство захвата изображения по п. 4, дополнительно содержащее:

блок вывода,

при этом блок вывода перестраивает порядок множества битов цифрового сигнала, выводимого из запоминающего блока, который удерживает цифровой сигнал посредством второго действия, для согласования с порядком множества битов цифрового сигнала, выводимого из запоминающего блока в случае удержания цифрового сигнала посредством первого действия.

10. Устройство захвата изображения по п. 5, дополнительно содержащее:

блок вывода,

при этом блок вывода перестраивает порядок множества битов цифрового сигнала, выводимого из запоминающего блока, который удерживает цифровой сигнал посредством второго действия, для согласования с порядком множества битов цифрового сигнала, выводимого из запоминающего блока в случае удержания цифрового сигнала посредством первого действия.

11. Устройство захвата изображения по п. 6, дополнительно содержащее:

блок вывода,

при этом блок вывода перестраивает порядок множества битов цифрового сигнала, выводимого из запоминающего блока, который удерживает цифровой сигнал посредством второго действия, для согласования с порядком множества битов цифрового сигнала, выводимого из запоминающего блока в случае удержания цифрового сигнала посредством первого действия.

12. Устройство захвата изображения по п. 7, дополнительно содержащее:

блок вывода,

при этом блок вывода перестраивает порядок множества битов цифрового сигнала, выводимого из запоминающего блока, который удерживает цифровой сигнал посредством второго действия, для согласования с порядком множества битов цифрового сигнала, выводимого из запоминающего блока в случае удержания цифрового сигнала посредством первого действия.

13. Устройство захвата изображения по любому из пп. 1-12, дополнительно содержащее:

измерительный счетчик, выполненный с возможностью подачи счетного сигнала, полученного посредством подсчета тактовых сигналов, совместно во множество запоминающих блоков,

причем счетный сигнал подают от измерительного счетчика во множество запоминающих блоков через блок выбора.

14. Устройство захвата изображения по любому из пп. 1-12, в котором каждое из множества блоков АЦ-преобразования дополнительно включает в себя измерительный счетчик, выполненный с возможностью подачи счетного сигнала, полученного посредством подсчета тактовых сигналов, в запоминающий блок.

15. Система захвата изображения, содержащая:

устройство захвата изображения; и

блок обработки сигналов, выполненный с возможностью генерирования изображения посредством обработки сигнала, выводимого из устройства захвата изображения,

при этом устройство захвата изображения включает в себя множество пикселей, размещенных по строкам и столбцам, причем каждый из пикселей выводит сигнал фотоэлектрического преобразования на основе падающего света,

множество блоков АЦ-преобразования, причем каждый из блоков АЦ-преобразования предоставлен для соответствия столбцу из множества пикселей и выполнен с возможностью преобразования сигнала фотоэлектрического преобразования в многобитовый цифровой сигнал, и

блок выбора,

причем каждый из множества блоков АЦ-преобразования включает в себя запоминающий блок, который удерживает цифровой сигнал,

при этом запоминающий блок включает в себя первый запоминающий бит элемент и второй запоминающий бит элемент, и

при этом блок выбора выполняет выбор запоминающего бит элемента, который удерживает сигнал первого бита цифрового сигнала, среди первого запоминающего бит элемента и второго запоминающего бит элемента, совместно в запоминающем блоке в каждом из множества блоков АЦ-преобразования.

16. Способ управления для устройства захвата изображения, которое включает в себя

множество пикселей, размещенных по строкам и столбцам, причем каждый из пикселей выводит сигнал фотоэлектрического преобразования на основе падающего света, и

множество блоков АЦ-преобразования, причем каждый из блоков АЦ-преобразования предоставлен для соответствия столбцу из множества пикселей и выполнен с возможностью преобразования сигнала фотоэлектрического преобразования в многобитовый цифровой сигнал, причем

каждый из множества блоков АЦ-преобразования включает в себя запоминающий блок, который удерживает цифровой сигнал, и

запоминающий блок включает в себя первый запоминающий бит элемент и второй запоминающий бит элемент,

при этом способ управления содержит этап, на котором:

выполняют выбор запоминающего бит элемента, который удерживает сигнал первого бита цифрового сигнала, среди первого запоминающего бит элемента и второго запоминающего бит элемента, совместно в запоминающем блоке в каждом из множества блоков АЦ-преобразования.

17. Способ проверки для устройства захвата изображения, которое включает в себя

множество пикселей, размещенных по строкам и столбцам, причем каждый из пикселей выводит сигнал фотоэлектрического преобразования на основе падающего света,

множество блоков АЦ-преобразования, причем каждый из блоков АЦ-преобразования предоставлен для соответствия столбцу из множества пикселей и выполнен с возможностью преобразования сигнала фотоэлектрического преобразования в многобитовый цифровой сигнал, причем

каждый из множества блоков АЦ-преобразования включает в себя запоминающий блок, который удерживает цифровой сигнал, и

запоминающий блок включает в себя первый запоминающий бит элемент и второй запоминающий бит элемент,

при этом способ проверки содержит этапы, на которых:

вводят первый сигнал в запоминающий блок каждого из множества блоков АЦ-преобразования;

обнаруживают неисправный запоминающий бит элемент во множестве запоминающих биты элементов посредством сравнения сигнала, выводимого из каждого из множества запоминающих блоков, с первым сигналом; и

выполняют выбор запоминающего бит элемента, который удерживает сигнал первого бита цифрового сигнала, среди первого запоминающего бит элемента и второго запоминающего бит элемента совместно в запоминающем блоке в каждом из множества блоков АЦ-преобразования на основе результата обнаружения.