Цифровой синтезатор частот с высокой линейностью закона изменения частоты Российский патент 2017 года по МПК H03B19/00 

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза частотно-модулированных (ЧМ) сигналов и может быть использовано в системах радиолокации и связи.

Известны цифровые синтезаторы частотно- и фазомодулированных сигналов, содержащие эталонный генератор и блок задержки, первый регистр памяти, первый цифровой накопитель, второй регистр памяти, второй цифровой накопитель, сумматор, преобразователь кодов, ЦАП, ФНЧ, третий регистр памяти, делитель с переменным коэффициентом деления, четвертый регистр памяти, третий цифровой накопитель [1].

Наиболее близким техническим решением (прототипом) к предлагаемому является цифровой синтезатор частот, содержащий эталонный генератор, блок задержки, первый блок ПЗУ, первый цифровой накопитель, второй регистр памяти, второй цифровой накопитель, преобразователь кодов, ЦАП, ФНЧ, второй блок ПЗУ и счетчик с предварительной установкой [2].

Однако известные ЦСЧ и ЦВС не обладают повышенным быстродействием. Изобретение позволяет повысить линейность закона изменения частоты синтезатора и формировать сложные частотно-модулированные сигналы с полосой синтезируемых частот выше тактовой частоты.

Положительный технический результат - повышение линейности закона изменения частоты синтезатора, и синтезированная полоса частот выше тактовой частоты - достигается за счет того, что в цифровой синтезатор частот, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки, первый и второй регистры памяти, двоичный счетчик, цифровой накопитель и ЦАП; выход второго регистра памяти подключен к входу двоичного счетчика, выходы блока формирования и задержки присоединены к тактовым входам цифрового накопителя, двоичного счетчика и ЦАП, причем новым является то, что блок формирования и задержки выполнен в виде блока формирования тактовых импульсов в форме «меандр», а также введены умножитель кодов, функциональный преобразователь код-синус, полосовой фильтр; выход первого регистра памяти подключен к первому входу умножителя кодов, второй вход умножителя кодов подключен к выходу двоичного счетчика; а выход умножителя кодов подключен к входу цифрового накопителя, выход последнего подключен к входу функционального преобразователя код-синус, его выход подсоединен к информационному входу ЦАП, выходы блока формирования и задержки подключены к трем тактовым входам умножителя кодов.

Цифровой синтезатор частот с высокой линейностью закона изменения частоты содержит (фиг. 1) первый регистр памяти 1, умножитель кодов 2, цифровой накопитель 3, функциональный преобразователь код-синус 4, цифроаналоговый преобразователь 5, полосовой фильтр 6, второй регистр памяти 7, двоичный счетчик 8, эталонный генератор 9, блок формирования и задержки 10.

Цифровыми входами ЦСЧ являются входы первого и второго регистров памяти, а его аналоговым выходом - выход полосового фильтра (ПФ).

Цифровой синтезатор частот работает следующим образом.

Эталонный генератор 9 формирует синусоидальный сигнал тактовой частоты, из которого в блоке формирования и задержки 10 формируются последовательности тактовых импульсов формы «меандр», служащие для синхронизации работы основных узлов ЦСЧ: счетчика, умножителя кодов, цифрового накопителя и ЦАП.

Пусть в момент t₀ код C_i записывается в первый регистр памяти 1, а код B_j - во второй регистр памяти 7. Пусть в момент времени t₁ код C_i переписывается из первого регистра памяти в регистр множимого умножителя кодов, а код B_j через счетчик частоты 8 записывается в регистр множителя умножителя кодов 2.

Далее, начиная со второго тактового импульса в моменты времени t₂, t₃, t₄ … t_n результат суммирования в первом цифровом накопителе будет изменяться по формуле:

где Т - номер тактового импульса.

В цифровом накопителе 3 результат суммирования описывается выражением:

Старший разряд цифрового накопителя является знаковым SGN, он подается на вход управления инверсией функционального преобразователя 4; остальные разряды sin (S) через функциональный преобразователь поступают на информационный вход ЦАП 5, где преобразуется в аналоговый синусоидальный сигнал. Этот сигнал подвергается фильтрации в полосовом фильтре (ПФ). ПФ имеет полосу пропускания (см. фиг. 2) от ƒ_m до ƒ_m+ƒ_c.

Тогда ЧМ сигнал на выходе ЦСЧ можно описать выражением:

где U₀ - амплитуда сигнала.

Таким образом, цифровой синтезатор частот формирует сигнал в полосе частот выше тактовой частоты, что является важным для задач радиолокации и связи.

Литература

1. Патент РФ №2358384. МПК H03L 7/18. Цифровой синтезатор частотно- и фазомодулированных сигналов / Рябов И.В., Юрьев П.М. Заявл. 31.05.2007. Опубл. 02.12.2008. Бюл. №35. - 5 с.

2. Патент РФ №2058659. МКИ Н03В 19/00. Цифровой синтезатор частот / Рябов И.В., Фищенко П.А. Заявл. 23.09.1993. Опубл. 20.04.1996. Бюл. №11. - 6 с. (прототип).

Изобретение относится к электронно-вычислительной технике и радиотехнике, предназначено для синтеза частотно-модулированных сигналов и может быть использовано в системах радиолокации и связи. Технический результат - повышение линейности закона изменения частоты синтезатора, и синтезированная полоса частот выше тактовой частоты. Цифровой синтезатор частот (ЦСЧ) с высокой линейностью закона изменения частоты содержит (фиг. 1) первый регистр памяти 1, умножитель кодов 2, цифровой накопитель 3, функциональный преобразователь код-синус 4, цифроаналоговый преобразователь (ЦАП) 5, полосовой фильтр (ПФ) 6, второй регистр памяти 7, двоичный счетчик 8, эталонный генератор 9, блок формирования и задержки 10. Цифровыми входами ЦСЧ являются входы первого и второго регистров памяти, а его аналоговым выходом - выход полосового фильтра. 2ил.

Цифровой синтезатор частот, содержащий последовательно соединенные эталонный генератор и блок формирования и задержки, первый и второй регистры памяти, двоичный счетчик, цифровой накопитель и ЦАП;, выход второго регистра памяти подключен к входу двоичного счетчика, выходы блока формирования и задержки присоединены к тактовым входам цифрового накопителя, двоичного счетчика и ЦАП, отличающийся тем, что блок формирования и задержки выполнен в виде блока формирования тактовых импульсов в форме «меандр», а также введены умножитель кодов, функциональный преобразователь код-синус, полосовой фильтр; выход первого регистра памяти подключен к первому входу умножителя кодов, второй вход умножителя кодов подключен к выходу двоичного счетчика, а выход умножителя кодов подключен к входу цифрового накопителя, выход последнего подключен к входу функционального преобразователя код-синус, его выход подсоединен к информационному входу ЦАП, выходы блока формирования и задержки подключены к трем тактовым входам умножителя кодов.