ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2019 года по МПК G06F7/57 H03K19/173 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2294007, кл. G06F 7/57, 2007 г.), которые содержат мажоритарные элементы и с помощью четырех сигналов константной настройки реализуют любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты, обусловленные тем, что, в частности, упомянутый аналог содержит девятнадцать мажоритарных элементов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2549151, кл. G06F 7/57, 2015 г.), который содержит мажоритарные элементы и с помощью четырех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит одиннадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем девять мажоритарных элементов, которые имеют по три входа, выходы i-го () и k-го () мажоритарных элементов соединены соответственно с вторым входом (i + 1)-го и третьим входом (k - 3)-го мажоритарных элементов, а первые входы четвертого, седьмого и выход пятого мажоритарных элементов подключены соответственно к третьему, четвертому настроечным входам и выходу логического преобразователя, особенность заключается в том, что второй вход восьмого мажоритарного элемента соединен с выходом шестого мажоритарного элемента, объединенные первые входы шестого, восьмого мажоритарных элементов подключены к выходу девятого мажоритарного элемента, а первые входы второго и девятого мажоритарных элементов соединены соответственно с вторым и третьим настроечными входами логического преобразователя, первый настроечный вход которого подключен к объединенным первым входам первого, третьего, пятого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₉, которые имеют по три входа, причем выходы элементов и соединены соответственно с вторым входом элемента 1_i+1 и третьим входом элемента l_k-3, выходы элементов 1₆ и 1₉ подключены соответственно к второму входу элемента 1₈ и объединенным первым входам элементов 1₆, 1₈, а первые входы элементов 1₂, 1₇ и выход элемента 1₅ являются соответственно вторым, четвертым настроечными входами и выходом логического преобразователя, первый и третий настроечные входы которого подключены соответственно к объединенным первым входам элементов 1₁, 1₃, 1₅ и объединенным первым входам элементов 1₄, 1₉.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, …, четвертом настроечных входах фиксируются соответственно необходимые сигналы ƒ₁, …, ƒ₄ ∉ {0,l} константной настройки. На вторые входы элементов 1₁, 1₆; третьи входы элементов 1₁, 1₆; третьи входы элементов 1₂, 1₈; вторые и третьи входы элементов 1₇, 1₉ подаются соответственно двоичные сигналы х₁; х₂; х₃; х₄ и х₅ (x_l, …, x₅ ∈ {0,l}). На выходе мажоритарного элемента имеем , где , , и ∨, •, # есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И, maj. Следовательно, сигнал на выходе элемента 1₅ определяется выражением

в котором . Таким образом, на выходе предлагаемого преобразователя получим

,

где τ₁, …, τ₅ есть простые симметричные булевы функции пяти аргументов x₁, …, x₅ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М: Энергия, 1974). При этом указанный преобразователь содержит девять мажоритарных элементов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью четырех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Изобретение относится к вычислительной технике и может быть использовано как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит девять мажоритарных элементов. 1 ил.

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий девять мажоритарных элементов, которые имеют по три входа, причем выходы i-го и k-го мажоритарных элементов соединены соответственно с вторым входом (i+1)-го и третьим входом (k-3)-го мажоритарных элементов, а первые входы четвертого, седьмого и выход пятого мажоритарных элементов подключены соответственно к третьему, четвертому настроечным входам и выходу логического преобразователя, отличающийся тем, что второй вход восьмого мажоритарного элемента соединен с выходом шестого мажоритарного элемента, объединенные первые входы шестого, восьмого мажоритарных элементов подключены к выходу девятого мажоритарного элемента, а первые входы второго и девятого мажоритарных элементов соединены соответственно с вторым и третьим настроечными входами логического преобразователя, первый настроечный вход которого подключен к объединенным первым входам первого, третьего, пятого мажоритарных элементов.