ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ Российский патент 2015 года по МПК G06F7/57 H03K19/23 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые с помощью константной настройки реализуют любую из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2440601, кл. G06F 7/57, 2012 г.), который содержит мажоритарные элементы и с помощью трех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов. При этом максимальное время задержки распространения сигнала в прототипе равно 5×Δt_M, где Δt_M - время задержки мажоритарного элемента.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит семнадцать мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей и быстродействия прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем одиннадцать мажоритарных элементов, которые имеют по три входа, особенность заключается в том, что выходы i-го $$\left(i=\overline{\mathrm{1,}4}\right)$$ и j-го $$\left(j=\overline{\mathrm{6,}7}\right)$$ мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j+2)-го мажоритарных элементов, выходы одиннадцатого и k-го $$\left(k=\overline{\mathrm{8,}10}\right)$$ мажоритарных элементов подключены соответственно к третьим входам восьмого и (13-k)-го мажоритарных элементов, объединенные вторые, объединенные третьи входы первого, седьмого, одиннадцатого мажоритарных элементов, объединенные первый вход одиннадцатого, третьи входы второго, девятого мажоритарных элементов, объединенные вторые, объединенные третьи входы шестого, десятого мажоритарных элементов соединены соответственно с первым, вторым, третьим, четвертым, пятым информационными входами логического преобразователя, объединенные первые входы третьего, шестого, седьмого, девятого мажоритарных элементов и объединенные первые входы первого, второго, четвертого, восьмого, десятого мажоритарных элементов подключены соответственно к первому и второму настроечным входам логического преобразователя, третий настроечный вход и выход которого соединены соответственно с первым входом и выходом пятого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₁₁, которые имеют по три входа, причем выходы элементов 1_i $$\left(i=\overline{\mathrm{1,}4}\right)$$ и 1_j $$\left(j=\overline{\mathrm{6,}7}\right)$$ соединены соответственно с вторыми входами элементов 1_i+1 и 1_j+2, выходы элементов 1₁₁ и 1_k $$\left(k=\overline{\mathrm{8,}10}\right)$$ подключены соответственно к третьим входам элементов 1₈ и 1_13-k, объединенные вторые, объединенные третьи входы элементов 1₁, 1₇, 1₁₁, объединенные первый вход элемента 1₁₁, третьи входы элементов 1₂, 1₉, объединенные вторые, объединенные третьи входы элементов 1₆, 1₁₀ соединены соответственно с первым, вторым, третьим, четвертым, пятым информационными входами логического преобразователя, а объединенные первые входы элементов 1₃, 1₆, 1₇, 1₉ и объединенные первые входы элементов 1₁, 1₂, 1₄, 1₈, 1₁₀ подключены соответственно к первому и второму настроечным входам логического преобразователя, третий настроечный вход и выход которого соединены соответственно с первым входом и выходом элемента

1₅.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы константной настройки f₁, f₂, f₃ ∈ {0, 1}. На его первый, …, пятый информационные входы подаются соответственно двоичные сигналы x₁, …, x₅ ∈ {0, 1}. На выходе мажоритарного элемента 1_h $$\left(h=\overline{\mathrm{1,}11}\right)$$ имеем maj(a _h1, a _h2, a _h3)=a _h1 a _h2∨a _h1 a _h3∨a _h2 a _h3, где a _h1, a _h2, a _h3 и ∨, есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₅ определяется выражением

в котором. Таким образом, на выходе предлагаемого логического преобразователя получим

где τ₁, …, τ₅ есть простые симметричные булевы функции пяти аргументов x₁, …, x₅ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.). При этом указанный преобразователь содержит одиннадцать мажоритарных элементов, а максимальное время задержки распространения сигнала в нем равно 5×Δt_М, где Δt_М - время задержки мажоритарного элемента.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью трех сигналов константной настройки реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, имеет быстродействие прототипа и обладает меньшими по сравнению с ним аппаратурными затратами.

Изобретение предназначено для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат. Устройство содержит одиннадцать мажоритарных элементов, пять информационных входов и три настроечных входа. 1 ил.

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий одиннадцать мажоритарных элементов, которые имеют по три входа, отличающийся тем, что выходы i-го $$\left(i=\overline{\mathrm{1,}4}\right)$$ и j-го $$\left(j=\overline{\mathrm{6,}7}\right)$$ мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го и (j+2)-го мажоритарных элементов, выходы одиннадцатого и k-го $$\left(k=\overline{\mathrm{8,}10}\right)$$ мажоритарных элементов подключены соответственно к третьим входам восьмого и (13-k)-го мажоритарных элементов, объединенные вторые, объединенные третьи входы первого, седьмого, одиннадцатого мажоритарных элементов, объединенные первый вход одиннадцатого, третьи входы второго, девятого мажоритарных элементов, объединенные вторые, объединенные третьи входы шестого, десятого мажоритарных элементов соединены соответственно с первым, вторым, третьим, четвертым, пятым информационными входами логического преобразователя, а объединенные первые входы третьего, шестого, седьмого, девятого мажоритарных элементов и объединенные первые входы первого, второго, четвертого, восьмого, десятого мажоритарных элементов подключены соответственно к первому и второму настроечным входам логического преобразователя, третий настроечный вход и выход которого соединены соответственно с первым входом и выходом пятого мажоритарного элемента.