СУММАТОР ПО МОДУЛЮ ТРИ Российский патент 2019 года по МПК G06F7/38 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны сумматоры по модулю три (см., например, авт.св. СССР 1381488, кл. G06F 7/49, 1988 г.), которые реализуют операцию (A+B)mod 3, где А, В ∈ {00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных сумматоров по модулю три, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не допускается обработка не приведенных значений операндов и, в частности, упомянутый аналог содержит логические элементы четырех типов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип сумматор по модулю три (авт. св. СССР 1432503, кл. G06F 7/49, 1988 г.), который содержит логические элементы и реализует операцию (А+В) mod 3,

где А,В∈{00,01,10,11} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 30 и он содержит логические элементы четырех типов.

Техническим результатом изобретения является упрощение схемы сумматора по модулю три за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в сумматоре по модулю три, содержащем два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и шесть элементов И, особенность заключается в том, что в него дополнительно введены пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы пятого и первый, второй входы j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами третьего, второго и первым, вторым входами j-го элементов И, первый и второй входы третьего, первый, второй входы четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента И и выходами второго, первого, шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй, третий входы шестого и первый, второй, третий входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходами пятого, шестого элементов И и выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходами четвертого, шестого элементов И, а первый, второй входы k-го и первый, второй входы (k-4)-го элементов И соединены соответственно с выходами (2×k-7)-го, (2×k-9)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и (k-4)-ым, (k-2)-ым входами сумматора по модулю три, первый и второй выходы которого соединены соответственно с выходами четвертого и седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже представлена схема предлагаемого сумматора по модулю три.

Сумматор по модулю три содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁, …, 1₇ и элементы И 2₁, …, 2₆, причем первый, второй входы элемента 1₅ и первый, второй входы элемента соединены соответственно с выходами элементов 2₃, 2₂ и первым, вторым входами элемента 2_j, первый, второй входы элемента 1₃ и первый, второй входы элемента 1₄ соединены соответственно с выходами элементов 2₁, 1₂ и 1₁, 1₆, первый, второй, третий входы элемента 1₆ и первый, второй, третий входы элемента 1₇ соединены соответственно с выходами элементов 1₅, 2₅, 2₆ и 1₃, 2₄, 2₆, а первый, второй входы элемента и первый, второй входы элемента 2_k-4 соединены соответственно с выходами элементов 1_2×k-7, 1_2×k-9 и (k-4)-ым, (k-2)-ым входами сумматора по модулю три, первый и второй выходы которого соединены соответственно с выходами элементов 1₄ и 1₇.

Работа предлагаемого сумматора по модулю три осуществляется следующим образом. На его первый, второй и третий, четвертый входы подаются соответственно двоичные сигналы а₀, а₁∈{0,1} и b₀, b₁∈{0,1}, которые задают подлежащие обработке двухразрядные двоичные числа А=а₁а₀, B=b₁b₀, причем а₁, b₁ и а₀, b₀ определяют значения старших и младших разрядов соответственно, А,В∈{00,01,10,11}. В представленной ниже таблице приведены значения выходных сигналов y₀, у₁ предлагаемого сумматора, полученные с учетом работы элементов 1₁, …, 1₇, 2₁, …, 2₆ для всех возможных наборов значений сигналов a₀, a₁, b₀, b₁.

Согласно представленной таблицы имеем Y=(А+В)mod 3, где Y=y₁y₀ - двухразрядное двоичное число, задаваемое двоичными сигналами y₀,y₁∈{0,1} (y₁ и y₀ определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый сумматор по модулю три реализует операцию (А+В) mod 3, где А,В∈{00,01,10,11} есть двухразрядные двоичные числа, задаваемые двоичными сигналами. При этом схема предлагаемого сумматора проще чем у прототипа, поскольку ее цена по Квайну равна 28 и аппаратурный состав образован из логических элементов двух типов.

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы сумматора по модулю три за счет уменьшения ее цены по Квайну и сокращении количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа. Технический результат достигается за счет сумматора по модулю три, который содержит семь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (1₁, …, 1₇) и шесть элементов И (2₁, …, 2₆). 1 ил.

Сумматор по модулю три, содержащий два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и шесть элементов И, отличающийся тем, что в него дополнительно введены пять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы пятого и первый, второй входы j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами третьего, второго и первым, вторым входами j-го элементов И, первый и второй входы третьего, первый, второй входы четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента И и выходами второго, первого, шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй, третий входы шестого и первый, второй, третий входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходами пятого, шестого элементов И и выходом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходами четвертого, шестого элементов И, а первый, второй входы k-го и первый, второй входы (k-4)-го элементов И соединены соответственно с выходами (2×k-7)-го, (2×k-9)-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и (k-4)-м, (k-2)-м входами сумматора по модулю три, первый и второй выходы которого соединены соответственно с выходами четвертого и седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.