СУММАТОР ПО МОДУЛЮ ПЯТЬ Российский патент 2019 года по МПК G06F7/72 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны сумматоры по модулю пять (авт. св. СССР 1803911, кл. G06F 7/49, 1993 г.; патент РФ 2018931, кл. G06F 7/49, 1994 г.), которые реализуют операцию (X+Y)mod5, где X,Y∈{000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных сумматоров по модулю пять, относится схемная сложность, обусловленная тем, что цена по Квайну схемы каждого из упомянутых аналогов равна 53 и каждый из них содержит логические элементы пяти типов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип сумматор по модулю пять (авт. св. СССР 1658142, кл. G06F 7/49, 1991 г.), который содержит логические элементы и реализует операцию (X+Y)mod5, где Х,Y∈{000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 45 и он содержит логические элементы четырех типов.

Техническим результатом изобретения является упрощение схемы сумматора по модулю пять за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в сумматоре по модулю пять, содержащем восемь элементов И, элемент ИЛИ и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, особенность заключается в том, что в него дополнительно введены элемент И и восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы i-го и первый, второй входы j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и выходами (j-6)-го элемента И, (j-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы (j+2)-го и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-3)-го элемента И, (j+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого элемента И, второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход (j-4)-го и первый, второй входы шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом (2×j-15)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами четвертого элемента И, пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы j-го элемента И, первый, второй, третий входы и выход элемента ИЛИ соединены соответственно с выходами (2×j-15)-го, девятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходами восьмого, девятого, седьмого элементов И и вторым входом (j-4)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы k-го и первый, второй входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с k-ым, (k+3)-им и третьим, шестым входами сумматора по модулю пять, k-й и третий выходы которого образованы соответственно выходами (2×k+2)-го и одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже представлена схема предлагаемого сумматора по модулю пять.

Сумматор по модулю пять содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁,…,1₁₁, элементы И 2₁,…,2₉ и элемент ИЛИ 3, причем первый, второй входы элемента 1_i и первый, второй входы элемента 1_j соединены соответственно с первым, вторым входами элемента 2_i и выходами элементов 2_j-6, 1_j-1, первый, второй входы элемента 1_j+2 и первый, второй входы элемента 1₃ подключены соответственно к выходам элементов 2_j-3, и 1_j+1, 2₁, 1₂, первый, второй входы элемента 1_j-4 и первый, второй входы элемента 1₆ соединены соответственно с выходами элементов 1_2xj-15, 3 и 2₄, 1₅, первый, второй входы элемента 2_j и первый, второй, третий входы элемента 3 подключены соответственно к выходам элементов 1_2xj-15, 1₉ и 2₈, 2₉, 2₇, а первый, второй входы элемента 1_k и первый, второй входы элемента 1₇ соединены соответственно с k-ым, (k+3)-им и третьим, шестым входами сумматора по модулю пять, k-й и третий выходы которого образованы соответственно выходами элементов 1_2×k+2 и 1₁₁.

Работа предлагаемого сумматора по модулю пять осуществляется следующим образом. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы х₀,х₁,х₂∈{0,1} и y₀,y₁,y₂∈{0,1}, которые задают подлежащие обработке трехразрядные двоичные числа X=х₂х₁х₀, Y=y₂y₁y₀, причем х₂,у₂ и х₀,у₀ определяют значения старших и младших разрядов соответственно, X,Y∈{000,…,100}. В представленной ниже таблице приведены значения выходных сигналов z₀,z₁,z₂ предлагаемого сумматора, полученные с учетом работы элементов 1₁,…,1₁₁, 2₁,…,2₉, 3 для всех возможных наборов значений сигналов x₀,x₁,x₂,y₀,y₁,y₂.

Согласно представленной таблицы имеем Z=(Х+Y)mod5, где Z=z₂z₁z₀ - трехразрядное двоичное число, задаваемое двоичными сигналами z₀,z₁,z₂∈{0,1} (z₂ и z₀ определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый сумматор по модулю пять реализует операцию (X+Y)mod5, где X,Y∈{000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами. При этом схема предлагаемого сумматора проще чем у прототипа, поскольку ее цена по Квайну равна 43 и аппаратурный состав образован из логических элементов трех типов.

Устройство предназначено для выполнения операции (X+Y) mod 5, где X,Y∈{000, …, 100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Техническим результатом является упрощение схемы сумматора по модулю пять за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа. Устройство содержит одиннадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, девять элементов И и элемент ИЛИ. 1 ил., 1 табл.

Сумматор по модулю пять, содержащий восемь элементов И, элемент ИЛИ и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что в него дополнительно введены элемент И и восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы i-го и первый, второй входы j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и выходами (j-6)-го элемента И, (j-1)-гo элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы (j+2)-го и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-3)-го элемента И, (j+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого элемента И, второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход (j-4)-го и первый, второй входы шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом (2×j-15)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами четвертого элемента И, пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы j-го элемента И, первый, второй, третий входы и выход элемента ИЛИ соединены соответственно с выходами (2×j-15)-го, девятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходами восьмого, девятого, седьмого элементов И и вторым входом (j-4)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы k-го и первый, второй входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с k-ым, (k+3)-им и третьим, шестым входами сумматора по модулю пять, k-й и третий выходы которого образованы соответственно выходами (2×k+2)-го и одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.