СУММАТОР ПО МОДУЛЮ q Российский патент 2019 года по МПК G06F7/72 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны сумматоры по модулю q (см., например, авт.св. СССР 1751747, кл. G06F 7/49, 1992 г.), которые реализуют операцию (X+Y)mod3, где X,Y∈{00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных сумматоров по модулю q, относятся аппаратурный состав, в частности, упомянутого аналога, образованный из логических элементов трех типов, и ограниченные функциональные возможности, обусловленные тем, что не выполняется операция (X+Y)mod7, где X,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип сумматор по модулю q (авт. св. СССР 1654812, кл. G06F 7/49, 1991 г.), который содержит логические элементы и реализует операцию (X+Y)mod3, где X,Y∈{00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся аппаратурный состав, образованный из логических элементов четырех типов, и ограниченные функциональные возможности, обусловленные тем, что не выполняется операция (X+Y)mod7, где Х,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации операции (X+Y)modq при q=3 либо при q=7, где X,Y(0≤X<q, 0≤Y<q) есть (log₂(q+1))-разрядные двоичные числа, задаваемые двоичными сигналами, и уменьшение количества типов логических элементов аппаратурного состава.

Указанный технический результат при осуществлении изобретения достигается тем, что в сумматоре по модулю q, содержащем два элемента И и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, особенность заключается в том, что в него дополнительно введены семь элементов И и десять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы i-го и первый, второй входы j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и выходами (26-2×j)-го элемента И, (5×j-39)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы (j-5)-го и первый, второй входы шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-8)-го элемента И, (j-7)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами четвертого элемента И, пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы восьмого и первый, второй входы двенадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами седьмого элемента И, четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами девятого элемента И, десятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы седьмого и первый, второй входы одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, двенадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами пятого, третьего элементов И, а первый, второй, третий входы девятого и первый, второй входы k-го элементов И соединены соответственно с выходами первого, четвертого, шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и k-ым, (3+k)-ым входами сумматора по модулю q, k-й выход которого образован выходом (6+k)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже представлена схема предлагаемого сумматора по модулю q.

Сумматор по модулю q содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1₁,…,1₁₂ и элементы И 2₁,…,2₉, причем первый, второй входы элемента 1_i и первый, второй входы элемента 1_j соединены соответственно с первым, вторым входами элемента 2_i и выходами элементов 2_26-2×j, 1_5×j-39, первый, второй входы элемента 1_j-5 и первый, второй входы элемента 1₆ подключены соответственно к выходам элементов 2_j-8, 1_j-7 и 2₄, 1₅, первый, второй входы элемента 1₇ и первый, второй входы элемента 1₁₁ соединены соответственно с выходами элементов 1₁ 1₁₂ и 2₅, 2₃, первый, второй входы элемента 1₈ и первый, второй входы элемента 1₁₂ подключены соответственно к выходам элементов 2₇, 1₄ и 2₉, 1₁₀, а первый, второй, третий входы элемента 2₉ и первый, второй входы элемента 2_k соединены соответственно с выходами элементов 1₁ 1₄, 1₆ k-ым, (3+k)-ым входами сумматора по модулю q, k-й выход которого образован выходом элемента 1_6+k.

Работа предлагаемого сумматора по модулю q осуществляется следующим образом. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы x₀,x₁,x₂∈{0,1} и y₀,y₁,y₂∈{0,1}, которые задают подлежащие обработке трехразрядные двоичные числа X=х₂х₁х₀, Y=y₂y₁y₀, причем х₂,y₂ и x₀,y₀ определяют значения старших и младших разрядов соответственно, X,Y∈{000,…,110}. В представленной ниже таблице приведены значения выходных сигналов z₀,z₁,z₂ предлагаемого сумматора, полученные с учетом работы элементов 1₁…,1₁₂, 2₁,…,2₉, для всех возможных наборов значений сигналов x₀,x₁,x₂,y₀,y₁,y₂.

Согласно представленной таблицы имеем Z=(Х+Y)mod7, где Z=z₂z₁z₀ - трехразрядное двоичное число, задаваемое двоичными сигналами z₀,z₁,z₂∈{0,1} (z₂ и z₀ определяют значения старшего и младшего разрядов соответственно). Если х₀=0, у₀=1, то согласно представленной таблицы (см. значения сигналов x₁,x₂,y₁,y₂,z₁,z₂, выделенные жирным шрифтом) получим Z={X+Y)mod3, где X=х₂х₁, Y=у₂у₁, Z=z₂z₁ - двухразрядные двоичные числа, задаваемые указанными сигналами, причем x₁,y₁,z₁ определяют значения младших разрядов и X,Y∈{00,01,10}.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый сумматор по модулю q обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует операцию (X+Y)modq при q=3 либо при q=7, где X,Y(0≤Х<q, 0≤Y<q) есть (log₂(q+1))-разрядные двоичные числа, задаваемые двоичными сигналами.

При этом аппаратурный состав предлагаемого сумматора образован из логических элементов двух типов.

Устройство предназначено для обработки двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение реализации операции (X+Y) mod q при q=3 либо при q=7, где X,Y(0≤Х<q, 0≤Y<q) есть (log₂(q+1))-разрядные двоичные числа. Устройство содержит двенадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и девять элементов И. 1 ил., 1 табл.

Сумматор по модулю q, содержащий два элемента И и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что в него дополнительно введены семь элементов И и десять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы i-го и первый, второй входы j-гo элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и выходами (26-2×j)-го элемента И, (5×j-39)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы (j-5)-го и первый, второй входы шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-8)-го элемента И, (j-7)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами четвертого элемента И, пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы восьмого и первый, второй входы двенадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами седьмого элемента И, четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами девятого элемента И, десятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы седьмого и первый, второй входы одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, двенадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами пятого, третьего элементов И, а первый, второй, третий входы девятого и первый, второй входы k-го элементов И соединены соответственно с выходами первого, четвертого, шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и k-ым, (3+k)-ым входами сумматора по модулю q, k-й выход которого образован выходом (6+k)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.