Устройство для определения степени зараженности объекта Российский патент 2019 года по МПК G06F11/20 

Изобретение относится к автоматике и вычислительной техники и может быть использовано для определения степени зараженности объекта в условиях, присущих реальному процессу его функционирования - в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом влияющих факторов.

Известно устройство управления подключением резерва [1], которое позволяет подключить резервный элемент системы при выходе из строя основного работающего элемента.

Недостатком данного устройства является невозможность определения степени зараженности объекта в условиях, присущих реальному процессу его функционирования в динамике работы сложного объекта.

Работа устройства основана на том, что обслуживание объекта в замкнутом пространстве сопряжено с влиянием на обслуживающий персонал вредоносных испарений и выделений от объекта, затрудняющих эффективную работу обслуживающего персонала. В таких условиях обслуживающий персонал должен быть своевременно предупрежден об опасности.

Задача изобретения - создать устройство, обеспечивающее определение степени зараженности объекта и выдачу сигнала об опасности для обслуживающего персонала.

Это решение достигается тем, что в устройство для определения степени зараженности объекта, содержащее датчики загрязнения объекта 1_j (j=1, … n), группу первых элементов И 7_j (j=1, … n), второй элемент И 10, первый элемент ИЛИ 15, второй элемент ИЛИ 19, введены преобразователи аналог-код 2_j (j=1, … n), первые регистры 3_j (j=1, … n), группа первых схем сравнения 4_j (j=1, … n), вторые регистры 5_j (j=1, … n), третий регистр 18, группа блоков умножения 6_j (j=1, … n), группа первых элементов задержки 8_j (j=1, … n), дешифратор 9, счетчик 11, второй элемент задержки 12, третий элемент задержки 14, четвертый элемент задержки 13, сумматор 16, вторая схема сравнения 17, генератор тактовых импульсов 20, выход которого подсоединен к первому входу второго элемента И 10, второй вход которого подсоединен к входу 21 устройства, а выход - к входу второго элемента задержки 12 и к первому входу счетчика 11, выход которого подсоединен к входу дешифратора 9, каждый выход которого подсоединен к входу первого элемента задержки 8_j (j=1, … n) и к управляющему входу блока умножения 6_j (j=1, … n), второй вход которого подсоединен к выходу второго регистра 5_j (j=1, … n), третий вход - к выходу преобразователя аналог-код 2_j (j=1, … n), а выход - к первому входу первого элемента И 7_j (j=1, … n), второй вход которого подсоединен к выходу первого элемента задержки 8_j (j=1, … n), а выход - к одноименному входу первого элемента ИЛИ 15, выход первого элемента задержки 8_n подсоединен к входу третьего элемента задержки 14, выход которого подсоединен к управляющему входу второй схемы сравнения 17 и входу четвертого элемента задержки 13, выход которого подсоединен к входу сброса счетчика 11 и к входу сброса сумматора 16, управляющий вход которого подсоединен к выходу второго элемента задержки 12, второй вход - к выходу первого элемента ИЛИ 15, а выход - к первому входу второй схемы сравнения 17, второй вход которой подсоединен к выходу третьего регистра 18, а выход - к первому входу второго элемента ИЛИ 19, выход которого является выходом 22 устройства, первый вход первой схемы сравнения 4_j (j=1, … n), подсоединен к выходу первого регистра 3_j (j=1, … n), второй вход - к выходу преобразователя аналог-код 2_j (j=1, … n), а выход - к одноименному входу второго элемента ИЛИ 19.

Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.

Сущность изобретения поясняется чертежом. Устройство для определения степени зараженности объекта (фиг. 1) содержит датчики загрязнения объекта 1_j (j=1, … n), преобразователи аналог-код 2_j (j=1, … n), регистры допустимых уровней загрязнения по j-му параметру 3_j (j=1, … n), схемы сравнения 4_j (j=1, … n), регистры коэффициентов нормализации 5_j (j=1, … n), блоки умножения 6_j (j=1, … n), элементы И 7_j (j=1, … n), элементы задержки 8_j (j=1, … n), дешифратор 9, элемент И 10, счетчик 11, элемент задержки 12, элемент задержки 13, элемент задержки 14, элемент ИЛИ 15, сумматор 16, схема сравнения 17, регистр допустимого уровня суммарного загрязнения объекта 18, элемент ИЛИ 19, генератор тактовых импульсов 20, вход 21, выход 22.

В исходном состоянии счетчик 11, сумматор 16 находятся в нулевом состоянии. На регистрах 3_j (j=1, … n) хранятся коды допустимых уровней загрязнения j-го параметра. На регистрах 5_j (j=1, … n) хранятся коды коэффициентов нормализации, на регистре 18 хранится код допустимого уровня суммарного загрязнения объекта.

После подачи пускового сигнала по входу 21 на управляющий вход элемента И 10 импульсы с выхода генератора 20 через открытый элемент И 10 начинают поступать на первый вход элемента задержки 12 и на вход счетчика 11, с выхода которого код поступает на вход дешифратора 9. Каждый выход дешифратора 9_j (j=1, … n) подсоединен к входу элемента задержки 8_j (j=1, … n) и к управляющему входу блока умножения 6_j (j=1, … n), где происходит перемножение кода с выхода регистра 5_j (j=1, … n) коэффициента нормализации на значение кода с выхода преобразователя 2_j (j=1, … n).

Код с выхода блока умножения 6_j (j=1, … n) поступает на первый вход элемента И 7, на второй вход которого поступает сигнал с выхода элемента задержки 8_j (j=1, … n). Элемент задержки 8_j (j=1, … n) задерживает сигнал на время надежного срабатывания блока умножения 6_j (j=1, … n). Код с выхода группы элементов И 7_j (j=1, … n) поступает на одноименный вход элемента ИЛИ 15, с выхода которого код поступает на первый вход сумматора 16, на управляющий вход которого поступает сигнал с выхода элемента задержки 12. Элемент задержки 12 задерживает сигнал на время надежного срабатывания блока умножения 6_j (j=1, … n) группы элементов И 7_j (j=1, … n) и элемента ИЛИ 15.

Код с выхода сумматора 16 поступает на первый вход схемы сравнения 17, на второй вход которой поступает код с выхода регистра 18. В случае превышения кода на выходе сумматора 16 над кодом с выхода регистра 18, на выходе схемы сравнения 17 появляется сигнал тревоги, который через элемент ИЛИ 19 поступает на выход 22 устройства. Кроме того сигнал тревоги может появиться также на выходе каждой схемы сравнения 4_j (j=1, … n), на входы которой поступают коды с выхода регистра 3_j (j=1, … n) и кода с выхода преобразователя 2_j (j=1, … n). Сигнал с выхода схемы сравнения 4_j (j=1, … n) поступает на одноименный вход элемента ИЛИ 19, а далее на выход 22 устройства.

При достижении счетчиком 10 числа n на выходе элемента задержки 8_n появляется единичный сигнал, который поступает на вход элемента задержки 14, который задерживает сигнал на время надежного срабатывания элемента ИЛИ 15 и сумматора 16. Единичный сигнал с выхода элемента 14 поступает на вход элемента задержки 13, который задерживает сигнал на время надежного срабатывания сумматора 16 и схемы сравнения 17, после чего единичный сигнал с выхода элемента задержки 13 сбрасывает в ноль сумматор 16 и счетчик 11.

Частота сигналов ГТИ 1 выбирается с учетом последовательности надежного срабатывания элемента И 10, счетчика 10, дешифратора 9, блока умножения 6, элементов И 7, ИЛИ 15» сумматора 16, схемы сравнения 17, элемента ИЛИ 19.

Предлагаемое устройство для определения степени зараженности объекта в составе элементов 1-20 (см. фиг. 1) может бать построено на известных стандартных микросхемах, выпускаемых отечественной промышленностью.

Таким образом, технический результат заявленного изобретения достигается при помощи технических средств (блоков и элементов), упомянутых в описании работы устройства.

Данное устройство обеспечивает определение степени зараженности объекта в условиях, присущих реальному процессу его функционирования - в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом влияющих факторов, что существенно расширяет область применения устройства.

Литература

1. SU №1617675, 1990.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении арсенала технических средств того же назначения. Такой результат достигается тем, что в устройство для определения степени зараженности объекта, содержащее датчики загрязнения объекта 1j (j=1,…n), группу первых элементов И 7j (j=1,…n), второй элемент И 10, первый элемент ИЛИ 15, второй элемент ИЛИ 19, дополнительно введены преобразователи аналог-код 2j (j=1,…n), первые регистры 3j (j=1,…n), группа первых схем сравнения 4j (j=1,…n), вторые регистры 5j (j=1,…n), третий регистр 18, группа блоков умножения 6j (j=1,…n), группа первых элементов задержки 8j (j=1,…n), дешифратор 9, счетчик 11, второй элемент задержки 12, третий элемент задержки 14, четвертый элемент задержки 13, сумматор 16, вторая схема сравнения 17, генератор тактовых импульсов 20 с соответствующими связями. 1 ил.

Устройство для определения степени зараженности объекта, содержащее датчики загрязнения объекта 1_j (j=1, … n), группу первых элементов И 7_j (j=1, … n), второй элемент И 10, первый элемент ИЛИ 15, второй элемент ИЛИ 19, отличающееся тем, что в него дополнительно введены преобразователи аналог-код 2_j (j=1, … n), первые регистры 3_j (j=1, … n), группа первых схем сравнения 4_j (j=1, … n), вторые регистры 5_j (j=1, … n), третий регистр 18, группа блоков умножения 6_j (j=1, … n), группа первых элементов задержки 8_j (j=1, … n), дешифратор 9, счетчик 11, второй элемент задержки 12, третий элемент задержки 14, четвертый элемент задержки 13, сумматор 16, вторая схема сравнения 17, генератор тактовых импульсов 20, выход которого подсоединен к первому входу второго элемента И 10, второй вход которого подсоединен к входу 21 устройства, а выход - к входу второго элемента задержки 12 и к первому входу счетчика 11, выход которого подсоединен к входу дешифратора 9, каждый выход которого подсоединен к входу первого элемента задержки 8_j (j=1, … n) и к управляющему входу блока умножения 6_j (j=1, … n), второй вход которого подсоединен к выходу второго регистра 5_j (j=1, … n), третий вход - к выходу преобразователя аналог-код 2_j (j=1, … n), а выход - к первому входу первого элемента И 7_j (j=1, … n), второй вход которого подсоединен к выходу первого элемента задержки 8_j (j=1, … n), а выход - к одноименному входу первого элемента ИЛИ 15, выход первого элемента задержки 8_n подсоединен к входу третьего элемента задержки 14, выход которого подсоединен к управляющему входу второй схемы сравнения 17 и входу четвертого элемента задержки 13, выход которого подсоединен к входу сброса счетчика 11 и к входу сброса сумматора 16, управляющий вход которого подсоединен к выходу второго элемента задержки 12, второй вход - к выходу первого элемента ИЛИ 15, а выход - к первому входу второй схемы сравнения 17, второй вход которой подсоединен к выходу третьего регистра 18, а выход - к первому входу второго элемента ИЛИ 19, выход которого является выходом 22 устройства, первый вход первой схемы сравнения 4_j (j=1, … n) подсоединен к выходу первого регистра 3_j (j=1, … n), второй вход - к выходу преобразователя аналог-код 2_j (j=1, … n), а выход - к одноименному входу второго элемента ИЛИ 19.