Устройство непрерывного контроля параметров объекта системы внутреннего электроснабжения Российский патент 2023 года по МПК G06F1/28 G06F11/20 

Изобретение относится к автоматике и вычислительной техники и может быть использовано для непрерывного контроля параметров объекта системы внутреннего электроснабжения объекта в условиях непрерывной динамики и постоянных изменений параметров, (одни из которых не могут быть выше допустимых, а другие не могут быть ниже допустимых) с учетом влияющих внешних факторов.

Известно устройство контроля параметров объекта системы [1], которое позволяет контролировать параметры объекта энергопотребления, присущих реальному процессу его функционирования.

Недостатком данного устройства является невозможность определения моментов превышения характеристик параметров энергосистемы допустимых значений, присущих реальному процессу его функционирования в динамике работы сложного объекта, при котором одни параметры не могут быть выше допустимых, а другие не могут быть ниже допустимых.

Работа устройства основана на том, что обслуживание объекта электропотребления сопряжено с влиянием на объект электропотребления внешних агрессивных факторов, затрудняющих эффективную работу обслуживания системы электропотребления. В таких условиях обслуживающий персонал должен быть своевременно предупрежден об опасности возникновения неисправностей в системе.

Задача изобретения - создать устройство, обеспечивающее непрерывный контроль характеристик параметров объекта системы внутреннего электроснабжения и выдачу сигнала об опасности для обслуживающего персонала в условиях, когда одни параметры не могут быть выше допустимых, а другие не могут быть ниже допустимых.

Это решение достигается тем, что в устройство непрерывного контроля параметров объекта системы внутреннего электроснабжения, содержащее группу преобразователей аналог-код 1_j (j=1…n), первую группу схем сравнения 9j (j=1…n), первый регистр 8_j (j=1…n), выход которого подсоединен к первому входу первой схемы сравнения 9_j (j=1…n), группу первых элементов И 4_j (j=1…n), первый элемент ИЛИ 15, группу первых 2_j (j=1…n), вторых 6_j (j=1…n) и третьих 10_j (j=1…n) элементов задержки, вход первого элемента задержки 2_j (j=1…n) подсоединен к входу 23 устройства, а его выход подсоединен к входу второго элемента задержки 6_j (j=1…n), выход которого подсоединен к входу третьего элемента задержки 10_j (j=1…n), в него дополнительно введены вторые регистры 3_j (j=1…n), третьи регистры 5_j (j=1…n), четвертые регистры 11_j (j=1…n), блок вычитания 7_j (j=1…n), вторая схема сравнения 12_j (j=1…n), группа вторых элементов ИЛИ 13_j (j=1…n), триггеры 14_j (j=1…n), второй элемент И 16, первый ключ 17, второй ключ 18, выход преобразователя аналог-код 1_j (j=1…n) подсоединен к первому входу второго регистра 3_j (j=1…n), второй вход которого подсоединен к выходу первого элемента задержки 2_j (j=1…n), а выход подсоединен к первому входу первого элемента И 4_j (j=1…n), второй вход которого подсоединен к входу 23 устройства, а выход подсоединен к входу третьего регистра 5_j (j=1…n), выход которого подсоединен к первому входу блока вычитания 7_j (j=1…n), второй вход которого подсоединен к выходу второго регистра 3_j (j=1…n), управляющий вход блока вычитания 7_j (j=1…n) подсоединен к выходу второго элемента задержки 6_j (j=1…n), а выход подсоединен к первым входам первой 9_j (j=1…n) и второй 12_j (j=1…n) схем сравнения, выход третьего элемента задержки 10_j (h=1…n) подсоединен к вторым входам первой 9_j (j=1…n) и второй 12_j (j=1…n) схем сравнения, третий вход второй схемы сравнения 12_j (j=1…n) подсоединен к выходу четвертого регистра 11_j (j=1…n), а выход подсоединен к первому входу второго элемента ИЛИ 13_j (j=1…n), второй вход которого подсоединен к выходу первой схемы сравнения 9_j (j=1…n), выход второго элемента ИЛИ 13_j (j=1…n) подсоединен к входу триггера 14_j (j=1…n), прямой выход которого подсоединен к одноименному входу первого элемента ИЛИ 15, выход которого подсоединен к управляющему входу второго ключа 18, обратный выход триггера 14_j (j=1…n) подсоединен к одноименному входу второго элемента И 16, выход которого подсоединен к управляющему входу первого ключа 17.

Проведенный поиск в известной научно-технической литературе не выявил наличие подобных технических решений.

Сущность изобретения поясняется чертежом. Устройство непрерывного контроля параметров объекта системы внутреннего электроснабжения (см. фиг. 1) содержит: преобразователи аналог - код 1₁,…1_n, элементы задержки 2₁,…2_n, регистры 3₁,…3_n, элементы И 4_j (j=1,…n), регистры 5_j (j=1,…n), элементы задержки 6_j (j=1,…n), блоки вычитания 7_j (j=1,…n), регистры 8_j (j=1,…n), схемы сравнения 9_j (j=1,…n), элементы задержки 10_j (j=1,…n), регистры 11_j (j=1,…n), схемы сравнения 12_j (j=1,…n), элементы ИЛИ 13_j (j=1,…n), триггеры 14_j (j=1,…n), элемент ИЛИ 15, элемент И 16, ключи 17 и 18, входы 19, 20, 23, 24_j (j=1,…n), выходы 21 и 22.

В исходном состоянии триггеры 14_j (j=1,…n) находятся в нулевом состоянии, на регистрах 8_j (j=1,…n) находятся коды нижних границ допустимых отклонений значений параметров, на регистрах 11_j (j=1,…n) находятся коды верхних границ допустимых отклонений значений параметров, на регистрах 3_j (j=1,…n) и 5_j (j=1,…n) находятся коды значений текущих контролируемых параметров. Входы установки триггеров и регистров в исходное состояние из-за громоздкости на чертеже не показаны.

Работа устройства начинается по сигналу ПУСК с выхода пускового таймера подключения системы по входу 23, после чего он поступает на управляющие входы элементов И 4_j (j=1,…n) и на входы элементов задержки 2_j (j=1,…n).

После подачи пускового сигнала по входу 23 от пускового таймера код с выхода регистра 3_j (j=1,…n) через открытый элемент И 4_j (j=1,…n) переписывается в регистр 5_j (j=1,…n), с выхода которого код поступает на первый вход блока вычитания 7_j (j=1,…n), на второй вход которого поступает код с выхода регистра 3_j (j=1,…n).

Элемент задержки 2_j (j=1,…n) задерживает сигнал на время надежного срабатывания передачи кода с регистра 3_j (j=1,…n) в регистр 5_j (j=1,…n). Кроме того сигнал с выхода элемента задержки 2_j (j=1,…n) поступает на вход элемента задержки 6_j (j=1,…n), который задерживает сигнал на время надежной перезаписи содержимого регистра 3_j (j=1,…n) и регистра 5_j (j=1,…n) и передачи их содержимых на информационные входы блока вычитания 7_j (j=1,…n).

Код с выхода блока вычитания 7_j (j=1,…n) поступает на первые входы схем сравнения 9_j (j=1,…n) и 12_j (j=1,…n). На второй вход схемы сравнения 9_j (j=1,…n) поступает код с выхода регистра 8_j (j=1,…n), а управляющий сигнал на схему сравнения 9_j (j=1,…n) поступает с выхода элемента задержки 10_j (j=1,…n). Результат с выхода схемы сравнения 9_j (j=1,…n) поступает на первый вход элемента ИЛИ 13_j (j=1,…n).

На второй вход схемы сравнения 12_j (j=1,…n) поступает код с выхода регистра 11_j (j=1,…n), а управляющий сигнал на схему сравнения 12_j (j=1,…n) поступает с выхода элемента задержки 10_j (j=1,…n). Результат с выхода схемы сравнения 12_j (j=1,…n) поступает на второй вход элемента ИЛИ 13_j (j=1,…n), с выхода которого сигнал поступает на установочный вход триггера 14_j (j=1,…n).

При отсутствии единичного сигнала с выхода элемента ИЛИ 13_j (j=1,…n) единичный сигнал с обратного выхода триггера 14_j (j=1,…n) через элемент И 16 поступает на управляющий вход ключа 17, после чего входное электропитание с входа 19 поступает на выход 21 устройства.

При появлении единичного сигнала с выхода элемента ИЛИ 13_j (j=1,…n) единичный сигнал с прямого выхода триггера 14_j (j=1,…n) через элемент ИЛИ 15 поступает на управляющий вход ключа 18, после чего резервное электропитание с входа 20 поступает на выход 22 устройства.

Частота сигналов по входу 23 выбирается не менее суммарной задержки последовательного срабатывания элементов 2-18 устройства.

Предлагаемое устройство для непрерывного контроля работоспособности системы электроснабжения автономного объекта (элементы 1-18, см. фиг. 1) может быть построено на известных стандартных микросхемах, выпускаемых отечественной промышленностью.

Таким образом, технический результат заявленного изобретения достигается при помощи технических средств (блоков и элементов), упомянутых в описании работы устройства.

Данное устройство расширяет функциональные возможности прототипа и обеспечивает непрерывный контроль в условиях, присущих реальному процессу его функционирования - в условиях непрерывной динамики и постоянных изменений параметров внешних условий и с учетом влияющих факторов, что существенно расширяет область применения устройства.

Литература

1. SU №2704736, 2019.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для непрерывного контроля параметров системы внутреннего электроснабжения объекта. Техническим результатом является обеспечение непрерывного контроля в условиях непрерывной динамики и постоянных изменений характеристик параметров. Устройство содержит преобразователи аналог-код 1₁,…1_n, элементы задержки 2₁,…2_n, регистры 3₁,…3_n, элементы И 4_j (j=1,…n), регистры 5_j (j=1,…n), элементы задержки 6_j (j=1,…n), блоки вычитания 7_j (j=1,…n), регистры 8_j (j=1,…n), схемы сравнения 9_j (j=1,…n), элементы задержки 10_j (j=1,…n), регистры 11_j (j=1,…n), схемы сравнения 12_j (j=1,…n), элементы ИЛИ 13_j (j=1,…n), триггеры 14_j (j=1,…n), элемент ИЛИ 15, элемент И 16, ключи 17 и 18. 1 ил.

Устройство непрерывного контроля параметров объекта системы внутреннего электроснабжения, содержащее группу преобразователей аналог-код 1_j (j=1…n), первую группу схем сравнения 9_j (j=1…n), первый регистр 8_j (j=1…n), выход которого подсоединен к первому входу первой схемы сравнения 9_j (j=1…n), группу первых элементов И 4_j (j=1…n), первый элемент ИЛИ 15, группу первых 2_j (j=1…n), вторых 6_j (j=1…n) и третьих 10_j (j=1…n) элементов задержки, вход первого элемента задержки 2_j (j=1…n) подсоединен к входу 23 устройства, а его выход подсоединен к входу второго элемента задержки 6_j (j=1…n), выход которого подсоединен к входу третьего элемента задержки 10_j (j=1…n), отличающееся тем, что в него дополнительно введены вторые регистры 3_j (j=1…n), третьи регистры 5_j (j=1…n), четвертые регистры 11_j (j=1…n), блок вычитания 7_j (j=1…n), вторая схема сравнения 12_j (j=1…n), группа вторых элементов ИЛИ 13_j (j=1…n), триггеры 14_j (j=1…n), второй элемент И 16, первый ключ 17, второй ключ 18, выход преобразователя аналог-код 1_j (j=1…n) подсоединен к первому входу второго регистра 3_j (j=1…n), второй вход которого подсоединен к выходу первого элемента задержки 2_j (j=1…n), а выход подсоединен к первому входу первого элемента И 4_j (j=1…n), второй вход которого подсоединен к входу 23 устройства, а выход подсоединен к входу третьего регистра 5_j (j=1…n), выход которого подсоединен к первому входу блока вычитания 7_j (j=1…n), второй вход которого подсоединен к выходу второго регистра 3_j (j=1…n), управляющий вход блока вычитания 7_j (j=1…n) подсоединен к выходу второго элемента задержки 6_j (j=1…n), а выход подсоединен к первым входам первой 9_j (j=1…n) и второй 12_j (j=1…n) схем сравнения, выход третьего элемента задержки 10_j (j=1…n) подсоединен к вторым входам первой 9_j (j=1…n) и второй 12j (j=1…n) схем сравнения, третий вход второй схемы сравнения 12_j (j=1…n) подсоединен к выходу четвертого регистра 11_j (j=1…n), а выход подсоединен к первому входу второго элемента ИЛИ 13_j (j=1…n), второй вход которого подсоединен к выходу первой схемы сравнения 9_j (j=1…n), выход второго элемента ИЛИ 13_j (j=1…n) подсоединен к входу триггера 14_j (j=1…n), прямой выход которого подсоединен к одноименному входу первого элемента ИЛИ 15, выход которого подсоединен к управляющему входу второго ключа 18, обратный выход триггера 14_j (j=1…n) подсоединен к одноименному входу второго элемента И 16, выход которого подсоединен к управляющему входу первого ключа 17.