МАЖОРИТАРНЫЙ МОДУЛЬ Российский патент 2020 года по МПК G06F7/57 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (рис. 18.2 на стр. 315 в книге Каяцкас А.А. Основы радиоэлектроники: Учеб. пособие для студентов вузов по спец. «Констр. и производство радиоаппаратуры». - М.: Высш. шк., 1988 г.), которые реализуют мажоритарную функцию трех аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация мажоритарной функции семи аргументов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2619197, кл. G06F 7/00, 2017 г.), который содержит логические элементы и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 50.

Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа и количества типов логических элементов его аппаратурного состава.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем десять элементов «И», особенность заключается в том, что в него дополнительно введены двенадцать элементов ««ИСКЛЮЧАЮЩЕЕ ИЛИ»», причем первый, второй входы i-го и первый, второй входы девятого элементов ««ИСКЛЮЧАЮЩЕЕ ИЛИ»» соединены соответственно с первым, вторым входами i-го элемента «И» и выходом третьего элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», выходом четвертого элемента И, первый, второй входы третьего и первый, второй входы четвертого элементов «И» подключены соответственно к выходам первого, второго элементов «И» и выходам первого, второго элементов «ИСКЛЮЧАЮЩЕЕ ИЛИ», первый, второй входы десятого и первый, второй входы j-го элементов «ИСКЛЮЧАЮЩЕЕ ИЛИ» соединены соответственно с выходами третьего, седьмого элементов «И» и выходом (j-1)-го элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», выходом (j-3)-го элемента «И», первый, второй входы седьмого и первый, второй входы (j-3)-го элементов «И» подключены соответственно к выходу девятого элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», выходу пятого элемента «И» и выходу (j-4)-го элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ», выходу (4j-38)-го элемента И, первые входы пятого, шестого и десятого элементов «И» соединены соответственно с выходами четвертого, пятого и шестого элементов «ИСКЛЮЧАЮЩЕЕ ИЛИ», а вторые входы пятого, шестого, десятого и первый, второй входы (j-10)-го элементов «И» подключены соответственно к пятому, шестому, седьмому и (2j-21)-му, (2j-20)-му входам мажоритарного модуля, выход которого соединен с выходом двенадцатого элемента «ИСКЛЮЧАЮЩЕЕ ИЛИ».

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элементы «И» 1₁, …, 1₁₀ и элементы «ИСКЛЮЧАЮЩЕЕ ИЛИ» 2₁, …, 2₁₂, причем первый, второй входы элемента 2_i и первый, второй входы элемента 2₉ соединены соответственно с первым, вторым входами элемента 1_i и выходами элементов 2₃, 1₄, первый, второй входы элемента 1₃ и первый, второй входы элемента 1₄ подключены соответственно к выходам элементов 1₁, 1₂ и 2₁, 2₂, первый, второй входы элемента 2₁₀ и первый, второй входы элемента 2_j соединены соответственно с выходами элементов 1₃, 1₇ и 2_j-1, 1_j-3, первый, второй входы элемента 1₇ и первый, второй входы элемента 1_j-3 подключены соответственно к выходам элементов 2₉, 1₅ и 2_j-4, 1_4j-38, первые входы элементов 1₅, 1₆ и 1₁₀ соединены соответственно с выходами элементов 2₄, 2₅ и 2₆, а вторые входы элементов 1₅, 1₆, 1₁₀ и первый, второй входы элемента 1_j-10 подключены соответственно к пятому, шестому, седьмому и (2j-21)-му, (2j-20)-му входам мажоритарного модуля, выход которого соединен с выходом элемента 2₁₂.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, седьмой входы подаются соответственно двоичные сигналы x₁, _…, x₇∈{0, 1}. В представленных ниже таблицах приведены значения внутренних сигналов y₁, y₂, y₃ предлагаемого мажоритарного модуля при всех возможных наборах значений сигналов x₁, x₂, x₃, x₄ и значения его выходного сигнала Z при всех возможных наборах значений сигналов y₁, y₂, y₃, x₅, x₆, x₇.

Согласно данным, приведенным в таблицах, имеем

где Maj(x₁, …, x₇) есть мажоритарная функция семи аргументов x₁, …, x₇. При этом цена по Квайну схемы предлагаемого модуля равна 44.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль построен на основе логических элементов двух типов и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов, а за счет меньшей цены по Квайну схема предлагаемого мажоритарного модуля проще схемы прототипа. Отметим, что аппаратурный состав прототипа образован из логических элементов тоже двух типов.

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении схемы мажоритарного модуля при сохранении функциональных возможностей прототипа и количества типов логических элементов его аппаратурного состава. Мажоритарный модуль содержит десять элементов «И» (1₁, …, 1₁₀) и двенадцать элементов «Исключающее ИЛИ» (2₁, …, 2₁₂). 1 ил.

Мажоритарный модуль, содержащий десять элементов «И», отличающийся тем, что в него дополнительно введены двенадцать элементов «Исключающее ИЛИ», причем первый, второй входы i-го и первый, второй входы девятого элементов «Исключающее ИЛИ» соединены соответственно с первым, вторым входами i-го элемента «И» и выходом третьего элемента «Исключающее ИЛИ», выходом четвертого элемента «И», первый, второй входы третьего и первый, второй входы четвертого элементов «И» подключены соответственно к выходам первого, второго элементов «И» и выходам первого, второго элементов «Исключающее ИЛИ», первый, второй входы десятого и первый, второй входы j-го элементов «Исключающее ИЛИ» соединены, соответственно, с выходами третьего, седьмого элементов «И» и выходом (j-1)-го элемента «Исключающее ИЛИ», выходом (j-3)-го элемента «И», первый, второй входы седьмого и первый, второй входы (j-3)-го элементов «И» подключены, соответственно, к выходу девятого элемента «Исключающее ИЛИ», выходу пятого элемента «И» и выходу (j-4)-го элемента «Исключающее ИЛИ», выходу (4j-38)-го элемента «И», первые входы пятого, шестого и десятого элементов «И» соединены, соответственно, с выходами четвертого, пятого и шестого элементов «Исключающее ИЛИ», а вторые входы пятого, шестого, десятого и первый, второй входы (j-10)-го элементов «И» подключены, соответственно, к пятому, шестому, седьмому и (2j-21)-му, (2j-20)-му входам мажоритарного модуля, выход которого соединен с выходом двенадцатого элемента «Исключающее ИЛИ».