Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.
Известны мажоритарные модули (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые содержат логические элементы и реализуют мажоритарную функцию
пяти аргументов - входных двоичных сигналов х1 ,…,х5 ∈ {0,l}.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не обеспечивается реализация мажоритарной функции семи аргументов и наименьшая из цен по Квайну схем упомянутых аналогов равна 24.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2700554, кл. G06F 7/57, 2019 г.), который содержит логические элементы и реализует мажоритарную функцию семи аргументов - входных двоичных сигналов.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 26 и аппаратурный состав этой схемы образован из логических элементов четырех типов (элемента НЕ, элементов И, элементов ИЛИ, мажоритарных элементов).
Техническим результатом изобретения является упрощение схемы мажоритарного модуля за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа.
Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем четыре мажоритарных элемента, второй вход четвертого мажоритарного элемента соединен с выходом второго мажоритарного элемента, особенность заключается в том, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход и первый, третий входы четвертого мажоритарных элементов соединены соответственно с i-ым входом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами третьего, первого мажоритарных элементов, второй вход и выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом третьего мажоритарного элемента, а i-й вход первого, первый, третий входы второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первый, третий входы третьего мажоритарного элемента соединены соответственно с i-ым, четвертым, пятым и шестым, седьмым входами мажоритарного модуля, выходом которого является выход четвертого мажоритарного элемента.
На чертеже представлена схема предлагаемого мажоритарного модуля.
Мажоритарный модуль содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11, 12 и мажоритарные элементы 21, 22, 23, 24, причем i-й вход элемента 2j и i-й вход элемента 24 соединены соответственно с i-ым входом элемента 1j и выходом элемента 24-i, второй вход и выход элемента 12 соединены соответственно с выходом элемента 11 и вторым входом элемента 23, а i-й вход элемента 11, первый, третий входы элемента 12 и первый, третий входы элемента 23 соединены соответственно с i-ым, четвертым, пятым и шестым, седьмым входами мажоритарного модуля, выходом которого является выход элемента 24.
Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый,…,седьмой входы подаются соответственно двоичные сигналы х1,…,х7 ∈ {01}. На выходах элементов 1j 2k имеем
где - сигналы на их i-ых входах. В представленных ниже табл. 1 и табл. 2 приведены соответственно значения внутренних сигналов z1,z2,z3 предлагаемого мажоритарного модуля, полученные с учетом (1), (2) для всех возможных наборов значений сигналов х1,…,х5, и значения его выходного
сигнала Z, полученные с учетом (2) для всех возможных наборов значений сигналов z1,z2,z3,x6,x7.
Согласно данных, приведенных в табл. 1, табл. 2, имеем
где Maj(x1,…,x7) есть мажоритарная функция семи аргументов х1,…,x7.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль реализует мажоритарную функцию семи аргументов - входных двоичных сигналов, при этом схема предлагаемого мажоритарного модуля проще чем у прототипа, поскольку ее цена по Квайну равна 18 и аппаратурный состав образован из логических элементов двух типов.
название | год | авторы | номер документа |
---|---|---|---|
МАЖОРИТАРНЫЙ МОДУЛЬ | 2021 |
|
RU2776922C1 |
МАЖОРИТАРНЫЙ МОДУЛЬ | 2018 |
|
RU2700554C1 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2019 |
|
RU2718209C1 |
МАЖОРИТАРНЫЙ МОДУЛЬ | 2019 |
|
RU2710877C1 |
МАЖОРИТАРНЫЙ МОДУЛЬ | 2020 |
|
RU2757819C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2020 |
|
RU2758185C1 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2020 |
|
RU2758187C1 |
ЛОГИЧЕСКИЙ МОДУЛЬ | 2021 |
|
RU2776920C1 |
ПАРАЛЛЕЛЬНЫЙ СЧЕТЧИК ЕДИНИЦ | 2020 |
|
RU2760252C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2023 |
|
RU2803625C1 |
Изобретение относится к мажоритарному модулю. Технический результат заключается в упрощении схемы мажоритарного модуля. Мажоритарный модуль содержит четыре мажоритарных элемента, причем второй вход четвертого мажоритарного элемента соединен с выходом второго мажоритарного элемента, при этом в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход j-го и первый, третий входы четвертого мажоритарных элементов соединены соответственно с i-м входом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами третьего, первого мажоритарных элементов, второй вход и выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом третьего мажоритарного элемента, а i-й вход первого, первый, третий входы второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первый, третий входы третьего мажоритарного элемента соединены соответственно с i-м, четвертым, пятым и шестым, седьмым входами мажоритарного модуля, выходом которого является выход четвертого мажоритарного элемента. 2 табл., 1 ил.
Мажоритарный модуль, содержащий четыре мажоритарных элемента, причем второй вход четвертого мажоритарного элемента соединен с выходом второго мажоритарного элемента, отличающийся тем, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й вход j-го и первый, третий входы четвертого мажоритарных элементов соединены соответственно с i-м входом j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами третьего, первого мажоритарных элементов, второй вход и выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и вторым входом третьего мажоритарного элемента, а i-й вход первого, первый, третий входы второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и первый, третий входы третьего мажоритарного элемента соединены соответственно с i-м, четвертым, пятым и шестым, седьмым входами мажоритарного модуля, выходом которого является выход четвертого мажоритарного элемента.
МАЖОРИТАРНЫЙ МОДУЛЬ | 2018 |
|
RU2700554C1 |
ЛОГИЧЕСКИЙ ПРЕОБРАЗОВАТЕЛЬ | 2005 |
|
RU2294007C1 |
МАЖОРИТАРНЫЙ ЭЛЕМЕНТ "4 И БОЛЕЕ ИЗ 7" | 2016 |
|
RU2619197C1 |
МАЖОРИТАРНЫЙ МОДУЛЬ | 2015 |
|
RU2618899C1 |
МАЖОРИТАРНЫЙ МОДУЛЬ | 2015 |
|
RU2580801C1 |
МАЖОРИТАРНЫЙ МОДУЛЬ | 2005 |
|
RU2287897C1 |
US 4617475 A1, 14.10.1986 | |||
US 7129742 B1, 31.10.2006 | |||
US 8729923 B2, 20.05.2014 | |||
Способ защиты переносных электрических установок от опасностей, связанных с заземлением одной из фаз | 1924 |
|
SU2014A1 |
Авторы
Даты
2021-04-27—Публикация
2019-12-06—Подача