УСТРОЙСТВО ДЛЯ ВЕРОЯТНОСТНОГО МОДЕЛИРОВАНИЯ ПРОЦЕССА ФУНКЦИОНИРОВАНИЯ ТЕЛЕКОММУНИКАЦИОННОЙ СЕТИ Российский патент 2021 года по МПК G06F17/10 G06F9/44 

Изобретение относится к области вычислительной техники и телекоммуникационным системам и предназначен для использования в комплексах автоматизированных систем управления телекоммуникационными сетями.

Известен вероятностный автомат, содержащий генератор пуассоновского потока импульсов, генератор тактовых импульсов, элемент И, регистр, блоки задания закона распределения, элементы И и памяти (см. авт.св. СССР N 645162, G06F 15/20, 1979).

Однако известный вероятностный автомат моделирует цепь Маркова, в которой переход из состояния в состояние не зависит от времени пребывания в предыдущем состоянии, что огранивает функциональные возможности автомата.

Известен вероятностный автомат (см. авт.св. СССР N 1045232, G06F 15/36, 1983, бюл. 36), содержащий генератор тактовых импульсов, элемент И и ИЛИ, регистр сдвига, блока памяти и задания времени.

Недостатком вероятностного автомата является то, что выбор состояния регистром сдвига производится без учета внешних управляющих воздействий, вследствие чего вероятностный автомат не может моделировать управляемые цепи Маркова, что исключает его применение для анализа процесса функционирования реальных телекоммуникационных сетей. Данный вероятностный автомат позволяет моделировать неуправляемые полумарковские цепи, в то время как большинство процессов, реально протекающих в телекоммуникационных сетях, являются управляемыми. Реализация управляющих воздействий приводит к изменению вероятносто-временного механизма перехода сети из одного состояния в другое. Например, ограничения доступа информационных сообщений в сеть, вводимые при резком возрастании пользовательского трафика с целью предотвращения перегрузки, приводит к изменению вероятности перегрузки сети и времени ее пребывания в номинальном состоянии.

Кроме того, анализируя процесс без учета шумов возбуждения, устройство не позволяет моделировать марковские цепи на основе гауссовских последовательностей, являющихся наиболее общей моделью вероятностностных процессов, реально протекающих в телекоммуникационных сетях (с учетом канальных шумов, шумов трактов приема и т.п.). Моделирование марковских последовательностей на основе гауссовских процессов позволяет использовать для проверки правильности принимаемых решений наиболее мощные из известных в настоящее время методов оптимизации методов, основанных на критерии оптимальности Беллмана и принципе максимума Понтрягина [1, 2, 3]

Наиболее близким по технической сущности к заявляемому устройству (прототипом) является вероятностный автомат (см. Патент RU 2099781 С1 от 20.12.1997 г. Вероятностный автомат. Зимарин В.И., Ненадович Д.М. и др.) содержащий генератор тактовых импульсов, элементы И и ИЛИ, блоки элементов И, памяти, задания времени, датчик случайной последовательности, блок формирования корректирующей последовательности, блок коррекции, блок формирования значений элементов матрицы, блок формирования значений индикаторов, блок управления и дешифратор.

Недостатками прототипа является низкая степень адекватности моделирования процесса изменения состояний телекоммуникационной сети, обусловленная произвольным заданием значений параметров, определяющих вероятностно-временной механизм изменения состояния моделируемого процесса.

Кроме того, недостаточная степень адекватности, обусловливается тем, что процесс функционирования телекоммуникационной сети достаточно полно описывается известным в теории массового обслуживания процессом «рождения и гибели» [4, 5], математическое описание которого достаточно хорошо согласуется с разностными уравнениями, используемыми для моделирования процесса изменения состояний системы [5] и исключает избыточность в реализации прототипа.

Целью предполагаемого изобретения является создание устройства для вероятностного моделирования процесса функционирования телекоммуникационной сети, существенно повышающего степень адекватности модели процесса функционирования телекоммуникационной сети, на основе технической реализации дополнительных информационных каналов.

Указанная цель достигается тем, что в известный вероятностный автомат, состоящий из датчика случайной последовательности, блока формирования корректирующей последовательности, блока коррекции, блока формирования значений матрицы, блока управления, блока формирования значений индикаторов, генератора тактовых импульсов, элемента И, блока элемента И, блока памяти, дешифратора, блока задания времени, элемента ИЛИ, дополнительно введены блок оценки интенсивности потока пакетов данных, блок оценки интенсивности обслуживания пакетов данных, блок оценки интенсивности выхода пакетов данных из очереди. Выход генератора тактовых импульсов подключен к прямому входу элемента И и первому входу блока задания времени. Выход элемента И соединен с входом блока элементов И, с синхронизирующим входом блока формирования значений индикаторов и с вторым входом блока управления. Группа выходов блока элементов И соединена с входами блока памяти, группа выходов которого соединена с группой входов блока задания времени, группа выходов которого подключена к входам элемента ИЛИ и является выходами устройства. Выход элемента ИЛИ соединен с инверсным входом элемента И. Выход датчика случайной последовательности подключен к первой группе входов блока коррекции, группа выходов которого соединена с первой группой входов блока формирования значений индикаторов. Вторая группа входов блока коррекции подключена к группе выходов блока формирования корректирующей последовательности. Группа выходов блока формирования значений элементов матрицы параллельно подключена к группе входов блока формирования корректирующей последовательности, к третьей группе входов блока коррекции и, к второй группе входов блока формирования значений индикаторов. Выход блока управления соединен с четвертым входом блока формирования значений элементов матрицы и с входом дешифратора. Выходы блоков оценки интенсивности потока пакетов данных, оценки интенсивности обслуживания пакетов данных, оценки интенсивности выхода пакетов данных из очереди соединены с первым, вторым и третьим входами блока формирования значений элементов матрицы, входы блоков являются первым, вторым и третьим входами вероятностного автомата. Группа выходов блока формировали значений индикаторов соединена с группой входов блока элементов И. Третьи группа входов блока формирование значений индикаторов соединена с группой выходов блока памяти. Выход дешифратора подключен к второму входу блока задания времени. Первый вход блока управления является четвертым входом вероятностного автомата.

Принцип создания предлагаемого устройства для вероятностного моделирования процесса функционирования телекоммуникационной сети основан на известных результатах теории марковских процессов, теории массового обслуживания, теории переменных состояния и теории последовательного оценивания.

В рассматриваемом случае под состоянием телекоммуникационной сети (ТКС) будем понимать количество пакетов данных, находящихся в системе в каждый момент времени η (k) (в очереди и на обслуживании).

В этом случае, уравнения состояния и наблюдения, составляющие полную математическая модель этого случайного процесса могут быть представлены в следующем виде [1-4]:

- где вектор индикаторов состояния моделируемого процесса:

(Суть введения индикаторов состоит в получении адекватных дискретному, как по времени, так и по состоянию процессу функционирования цифровой ТКС, на основе леммы о существовании стохастического дифференциала для стандартного винеровского процесса [3]),

С(k) - М-мерная матрица-строка возможных состояний процесса η(k);

П(k+1,k,r(k)) - матрица одношаговых переходных вероятностей (ОПВ), значения элементов которой зависят от вводимых управляющих воздействий r(k) и определяемая в соответствии с соотношениями П_ml (k+1,k,r(х))=q_mlT, П_mm=q_mmT+1, Т - период изменения состояния; Г(k) - М-мерная диагональная матрица возбуждения процесса θ(k) с элементами - априорная дисперсия, R_mm - спектральная плотность мощности белого шума возбуждения (V_m(k) - ступенчатый мартингал, удовлетворяющий условию M{V_m(k)/(s)}=Z(r), s≤τ, ∀k≥τ) процесса изменения состояния сети.

В рассматриваемом М - мерном случае взаимосвязь индикаторов определяется выражением

а уравнение состояния для любого m-го индикатора может быть записано в виде

Результаты анализа процессов функционирования современных ТКС показывают [4], что они имеют дискретный характер (как по времени, так и по состояниям), и достаточно корректно могут быть аппроксимированы аппаратом цепей Маркова, в частности дискретным вариантом известного процесса "рождения и гибели" [4].

В этом случае интенсивности (q) изменения состояния сети типа μ/μ/n/N в множестве M=n+N (где n и N - количество обслуживающих приборов и максимальное число пакетов в очереди к ресурсу соответственно) могут быть представлены в следующем виде:

0 при |m-1|≥2, n<m<n+N,

- где λ, μ, ν - интенсивности поступления, обслуживания и выхода из очереди информационных пакетов соответственно.

В этом случае, учитывая взаимосвязь интенсивностей перехода процесса из состояния в состояние (q) с элементами матрицы ОПВ (П_ml(k+1,k,u(х))=q_mlT, П_mm=q_mmT+1) осуществляется реальная взаимосвязь уравнения состояния ТКС с реальными параметрами системы, отражающими особенности ее реализации на уровне вероятностно - временной механизм изменения состояния ТКС. При этом матрица ОПВ, учитывая особенности процесса "рождения и гибели", приобретает «ленточную» структуру [4]:

Анализируя выражения (6-9) нетрудно проследить взаимосвязь процесса функционирования ТКС с различными фазами обслуживания информационных сообщений, определяемыми в основном интенсивностями поступления и обслуживания пакетов данных ТКС, а так же ее характеристиками - количеством обслуживающих приборов (n), количеством мест в очереди (N). При этом характер интенсивности перехода системы из состояния в состояние при смене фаз процесса обслуживания (0<m≤n, m=0, m=n+N, n<m<n+N, m=n+N) носит случайный скачкообразный характер, зависящий как от нагрузки, так и от количества свободных обслуживающих приборов в системе обслуживания сети, количества мест для ожидания начала обслуживания.

Учитывая, что в устройстве-прототипе значения элементов матрицы ОПВ назначались произвольно, и это приводило к тому, что моделирование процесса функционирования позволяло выявить лишь общие тенденции процесса изменения состояния ТКС, основной задачей заявляемого устройства, является осуществление численного расчета значений элементов матрицы ОПВ на основе данных получаемых из реально функционирующей сети на основе выражений П_ml[k+1,k,r(x))=q_mlT, П_mm=q_mmT+1 и (6-9). В этом случае, необходимо решить задачу формирования несмещенных, эффективных оценок параметров λ, μ, ν с минимальной дисперсией.

Из теории последовательного оценивания известно [6], что оптимальная по критерию минимума среднего байесовского апостериорного риска оценка интенсивностей поступления, обслуживания и выхода пакетов данных из очереди в ТКС может быть сформирована по результатам наблюдения интервалов времени между событиями поступления пакетов данных в сеть, их обслуживания и выхода из очередей по причинам поступления на обслуживание и превышения времени ожидания - х_n, n≥1, имеющими, в общем случае, гамма- распределения с плотностями

(Это, и последующие выражения в полной мере относится и к величинам μ_c, ν_c).

В этом случае, выражение для оптимальной (в байесовском смысле) оценки интенсивности поступления информационных сообщений, μ_с и λс ν_c при функции потерь вида

- где С(n) - стоимость n-наблюдений, а выражения для формирования оценочного значения λ_с (μ_с, ν_c), порога остановки наблюдений и оптимальное правило остановки () могут быть представлены следующим образом [4]

- где , а параметр гамма-распределения выбирается из условия α≤1, что позволяет уменьшить количество шагов наблюдения до 50% [6].

Далее, при аппаратной реализации выражений (13-15) и подстановки полученных значений в (6-9) можно произвести расчет интенсивностей перехода процесса из состояния в состояние, а затем и значений элементов матрицы ОПВ.

Таким образом, устройство, построенное на таком принципе работы, в отличии от прототипа, в котором происходит произвольное задание вероятностно-временного механизма изменения состояний, моделируемого процесса функционирования ТКС, позволяет существенно увеличить степень адекватности модели при минимально возможном количество шагов наблюдения за интервалами времени между поступлением в ТКС пакетов данных (оценка λ_c), интервалами времени между началом и окончанием обслуживания пакетов данных (оценка μ_c), интервалами времени между постановкой и выходом пакетов данных из очереди (оценка ν_c), на основе выполнения байесовского критерия.

На фиг. 1 и 2 представлена общая функциональная схема заявленного устройства, на фиг. 3 представлена функциональная схема блока оценки интенсивности потока пакетов данных, на фиг. 4 представлена функциональная схема блока формирования значений элементов матрицы, на фиг. 5 представлена функциональная схема блока управления.

Устройство для вероятностного моделирования процесса функционирования телекоммуникационной сети, представленное на фиг. 1 состоит из датчика случайной последовательности 1, блока формирования корректирующей последовательности 2, блока коррекции 3, блока формирования значений матрицы 4, блока управления 5, блока формирования значений индикаторов 6, генератора тактовых импульсов 7, элемента И 8, блока элемента И 9, блока памяти 10, дешифратора 11, блока задания времени 12, элемента ИЛИ 13, блока оценки интенсивности потока пакетов данных 14, блока оценки интенсивности обслуживания пакетов данных 15, блока оценки интенсивности выхода пакетов данных из очереди 16. Выход генератора тактовых импульсов 7 подключен к прямому входу элемента И 8 и первому входу блока задания времени 12. Выход элемента И 8 соединен с входом блока элементов И 9, с синхронизирующим входом 64 блока формирования значений индикаторов бис вторым входом блока управления 5. Группа выходов блока элементов И 9 соединена с входами блока памяти 10, группа выходов которого соединена с группой входов блока задания времени 12, группа выходов которого подключена к входам элемента ИЛИ 13 и является выходами устройства. Выход элемента ИЛИ 13 соединен с инверсным входом элемента И 8. Выход датчика случайной последовательности 1 подключен к первой группе входов блока коррекции 3, группа выходов которого соединена с первой группой входов блока 6 формирования значений индикаторов. Вторая группа входов блока коррекции 3 подключена к группе выходов блока формирования корректирующей последовательности 2. Группа выходов блока формирования значений элементов матрицы 4 параллельно подключена к группе входов блока формирования корректирующей последовательности 2, к третьей группе входов блока коррекции 3 и к второй группе входов блока формирования значений индикаторов 6. Первый вход блока формирования значений элементов матрицы 4, соединен с выходом блока оценки интенсивности потока пакетов данных 14, второй вход блока формирования значений элементов матрицы 4 подключен к выходу блока оценки интенсивности обслуживания пакетов данных 15, третий вход блока формирования значений элементов матрицы 4 соединен с выходом блока оценки интенсивности выхода пакетов данных из очереди 16. Входы блоков оценки интенсивности потока пакетов данных 14, оценки интенсивности обслуживания пакетов данных 15, оценки интенсивности выхода пакетов данных из очереди 16, являются первым, вторым и третьим входами устройства для вероятностного моделирования процесса функционирования телекоммуникационной сети. Выход блока управления 5 соединен с четвертым входом блока формировали значений элементов матрицы 4 и с входом дешифратора 11. Группа выходов блока формировали значений индикаторов 6 соединена с группой входов блока элементов И 9. Третьи группа входов блока формирования значений индикаторов 6 соединена с группой выходов блока памяти 10. Выход дешифратора 11 подключен к второму входу блока задания времени 12. Первый вход блока управления 5 является четвертым входом устройства для вероятностного моделирования процесса функционирования телекоммуникационной сети. Устройство для вероятностного моделирования процесса функционирования телекоммуникационной сети работает следующим образом. С выхода датчика случайной последовательности 1 значения случайной вспомогательной последовательности с нормальной плоскостью распределения в двоичном коде поступают на вход блока коррекции 3. В блоке 2 на основе значений элементов матрицы ОПВ, поступающих с выходов блока 4 формируются значения корректирующих последовательностей в соответствии с правилом "трех сигм" и реализующие уравнение Колмогорова-Чепмена для расчета финальных вероятностей нахождения устройства в m-ом состоянии (Корн Г. Корн Т. Справочек по математике для научных работников и инженеров. Определения, теоремы, формулы. М. Наука, 1984, - 833 с). Блок формирования корректирующей последовательности 2 может быть реализован в соответствии со схемой, представленной в устройстве-прототипе.

В блоке 3 по значениям корректирующих последовательностей производится коррекция математического ожидания (МО) вспомогательной последовательности в соответствии с условиями, определяемыми принятой моделью (2). Кроме того, в блоке 3 осуществляется коррекция дисперсии вспомогательной последовательности в соответствии с правилом Г_m=2π_mm, определяемым моделью (2). Блок коррекции 3 может быть реализован в соответствии со схемой, представленной в устройстве-прототипе.

С выходов блока 3 значения откорректированной вспомогательной последовательности, поступают на группу входов блока формирования значений индикаторов.

В блок 6 с группы выходов блока памяти 10 также поступают значения индикаторов состояния на предыдущем интервале смены состояния устройства θ_o(кТ_сс) - θ_M (кТ_сс). В моменты выхода устройства из предыдущего состояния в блоке 6 по значениям откорректированной вспомогательной последовательности и значениям индикаторов на предыдущем интервале ВЫЧИСЛЯЮТСЯ значения индикаторов на следующий период Т_сс в соответствии с моделью (2) и выражением (5).

Блок вычисления значений индикаторов 6 может быть реализован по схеме, представленной устройстве-прототипе.

Моменты выхода устройства из предыдущего состояния определяются тактовым генератором 7, элементом ИЛИ 13, элементом И 8 при формировали нулевой комбинации на выходе блока задания времен 12. С помощью блока элементов И 9 производится запись вычислительных значений индикаторов θ_o (кТ_сс) - θ_M (кТ_сс) в блок памяти 10, где реализуется их хранение до момента истечения периода изменения состояния Т_сс. Период изменения состояния определяется блоком задания времени 12 по значениям кода, формируемого блоком управления 5. При этом значения кода с выхода блока управления 5 преобразуются дешифратором 11 в код, соответствующий значению Т_сс, записываются в реверсивный счетчик блока 12 и считываются тактовым генератором 7 до момента появления нулевой комбинации на выходе блока 12, свидетельствующей об истечении времени пребывания устройства в данном состоянии. Управление вероятностно-временным механизмом изменения состояний устройства производится сменой значений элементов матрицы переходных вероятностей на выходах блока формирования значений матрицы 4, осуществляемого по управляющим кодовым комбинациям, поступающим с выхода блока управления 5 в моменты выхода устройства из предыдущего состояния. Коррекция значения периода смены состояний, соответствующего формируемой на следующий шаг (k+1)Т_cc матрице ОПВ, как было отмечено выше, производится также по значениям управляющей кодовой последовательности, формируемой блоком 5.

Блок управления 5 представляет собой куб постоянной памяти, в котором записана программа работы устройства, и может быть реализован, в соответствии со схемой, представленной в устройстве-прототипе.

Значения элементов матрицы вычисляются в блоке 4 в соответствии с выражениями (6-9) на основе оценочных значений формируемыми в блоке оценки интенсивности потока пакетов данных 14, блоке оценки интенсивности обслуживания пакетов данных 15 и блоке оценки интенсивности выхода пакетов данных из очереди 16 соответственно на основе выражений (13-15). Рассчитанные значения элементов матрицы ОПВ (10) поддерживаются постоянными на m выходах блока 4 в течение цикла управления.

В итоге, на выходах блока задания времени 12 имеем, записанные в двоичном коде значения индикаторов состояния процесса функционирования ТКС (5) в каждый из моментов времени (определяемых генератором тактовых импульсов 7), с учетом введенного управляющего воздействия. Блок задания времени 12 может быть реализован в соответствии со схемой, представленной в устройстве-прототипе.

Функциональная схема блока оценки интенсивности потока пакетов данных 14, представлена на фиг. 2, 3. Функциональная схема блока оценки интенсивности обслуживания пакетов данных 15, представлена на фиг. 4, 5. Функциональная схема блока оценки интенсивности выхода пакетов данных из очереди 16 представлена на фиг. 6, 7.

Блок оценок интенсивности потока пакетов данных состоит из суммирующего счетчика 14.1 временных интервалов между приходами пакета данных, счетчика сообщений 14.2, делителей 14.4 и 14.8, сумматоров 14.3 и 14.5, вычитателя 14.7, компаратора 14.6, умножителя 14.9, устройства извлечения квадратного корня 14.10 и субблока управления 14.11. Бинарная импульсная последовательность с входа ТКС в параллельном коде поступает на входы 14.1.1 и 14.2.1 счетчика временных интервалов 14,1 и счетчика сообщений 14.2 соответственно, вторые входы 14.1.2 и 14.2.2 счетчиков 14.1 и 14.2 соответственно соединены с выходом компаратора 14.6, первый вход которого соединен с выходом 14.1.3 счетчика временных интервалов 14.1, второй вход компаратора 14.6.3 соединен с выходом 14.10.2 устройства извлечения квадратного корня 14.10, третий вход 14.2.3 счетчика сообщений 14.2 соединен с четвертым выходом 14.11.5.2 субблока управления 14.11, второй выход 14.2.4 соединен с первым входом 14.3.1 сумматора 14.3, третий выход 14.2.5 подключен к первому входу 14.5.1 сумматора 14.5. Второй вход 14.3.3 сумматора 14.3 соединен с выходом 14.11.4.2 субблока управления 14.11, выход 14.3.2 сумматора 14.3 подключен ко второму входу 14.4.3 делителя 14.4, первый вход которого 14.4.1 подключен к выходу 14.1.3 счетчика временных интервалов 14.1, второй вход которого 14.1.2 соединен с выходом 14.6.2 компаратора 14.6, к этому же выходу подключены второй вход 14.2.2 счетчика сообщений 14.2, второй вход 14.4.2 делителя 14.4. Второй вход 14.5.2 сумматора 14.5 соединен с выходом 14.11.4.2 субблока управления 14.11, выход сумматора 14.5.3 подключен ко входу 14.7.1 вычитателя 14.7, второй вход которого соединен с выходом 14.11.3.2 субблока управления 14.11, выход которого 14.7.3 соединен со входом 14.9.1 умножителя 14.9 и входом 14.8.1 делителя 14.8. Второй вход 14.9.2 умножителя 14.9 подключен к выходу 14.11.2.2 субблока управления 14.11, выход умножителя 14.9 соединен со вторым входом делителя 14.8, выход 14.8.3 которого соединен со входом 14.10.1 устройства извлечения квадратного корня 14.10, выход которого 14.10.2 соединен со вторым входом компаратора 14.6.3. Выходом блока оценнки интенсивности потока сообщений является выход 14.4.4 делителя 14.4.

На фиг. 4 представлена функциональная схема субблока управления 14.11, состоящего из генератора тактовых импульсов 14.11.1 и четырех делителей с переменным коэффициентом деления 14.11.2-14.11.5. Выход 14.11.1.1 генератора тактовых импульсов 14.11.1 соединен со входами 14.11.2.1, 14.11.3.1, 14.11.4.1, 14.11.5.1 делителей с переменным коэффициентом деления 14.11.2-14.11.5 соответственно, выходы делителей 14.11.2.2-14.11.5.2 являются выходами блока управления.

Нетрудно видеть, что блоки 14, 15 и 16 имеют одинаковое структурное построение и функционируют в соответствии с одними и тем же алгоритмом. Различие состоит только в наблюдаемых временных интервалах, на основе которых формируются оценки (интервалы между поступлением пакетов данных в сеть), (интервалы обслуживания пакетов данных в сети), (интервалы между поступлением и покиданием пакетов данных очереди), что обусловливает достаточность рассмотрения принципов функционирования только одного блока. В качестве примера выберем блок оценки интенсивности потока пакетов данных 14.

Двоичная импульсная последовательность значений временных интервалов между поступлением пакетов данных в сеть подается на вход 14.1 блока оценок интенсивности потока пакетов данных из системы управления ТКС. Блок 14 аппаратно реализует выражения 13-15, вычисляя пороговое значение (14) на основе счетчика сообщения 14.2, сумматоров 14.3 и 14.5, вычитателя 14.7, делителя 14.8, умножителя 14.9 устройства для извлечения корня 14.10, реализация оптимального правила остановки наблюдений (15) х^o_N за интервалами времени между поступлением пакетов данных и формирования оценки интенсивности потока (13) производится посредством суммирующего счетчика временных интервалов 14.1, счетчика сообщений 14.2, сумматора 14.3 и делителя 14.4, выход 14.4.3 которого является информационным выходом () блока 14 блока оценки интенсивности потока пакетов данных. По сигналу с выхода компаратора 14.6 происходит обнуление счетчика сообщений 14.2, суммирующего счетчика временных интервалов 14.1 и делителя 14.4 после реализации правила остановки, минимизирующего количество шагов наблюдения для формирования оптимальной (по критерию минимума апостериорного среднего байесовского риска) оценки интенсивности пакетов данных. Для обеспечения вычислений в соответствии с выражениями 13-15 с выходов делителей с переменным коэффициентом деления (ДПКД) блока управления на элементы блока оценок интенсивности потока пакетов данных поступают значения параметра гамма-распределения α≤1 (блок 14.2), значение принятой на данный момент в ТКС (блоки 14.3, 14.5, информационной длины пакета сообщения m_n, логическая единица (блок 14.7), принятая в системе цена наблюдения с_n (блок 14.9). Формирование управляющих импульсных последовательностей осуществляется установкой в элементах группы ДПКД соответствующих коэффициентов деления импульсной последовательности, поступающей с выхода генератора 14.11.1.

Блок формирования значений элементов матрицы 4, состоит из первого 4.1, второго 4.2 и третьего 4.3 дешифраторов, входы которых соединены с выходом системы управления ТКС, выход первого дешифратора 4.1 соединен с первым входом 4.5.1 первого компаратора 4.5, первым входом 4.6.1 второго компаратора 4.6, первым входом 4.7.1 третьего компаратора 4.7 и вторым выходом 14.18.2 умножителя 4.18. Выход второго дешифратора 4.2 соединен со вторым входом 4.5.2 первого компаратора 4.5, вторым входом 4.6.2 второго компаратора 4.6, вторым входом 4.7.2 третьего компаратора 4.7 и первым входом 4.4.1 сумматора 4.4 и вторым входом 4.21.2 вычитателя 4.21. Вторым входом 4.4.2 сумматора 4.4 является выход третьего дешифратора 4.3, параллельно соединенный с третьим входом 4.7.3 третьего компаратора 4.7 и со вторым входом 4.30.2 умножителя 4.30. Выход первого компаратора 4.5 соединен с входом 4.8.1 ключа 4.8, вторым входом 4.8.2 является выход блока 14, выходом ключа 4.8, является первый вход 4.16.1 умножителя 4.16, вторым входом которого является выход блока 5, выход умножителя 4.16 соединен с первым входом 4.34.1 запоминающего устройства 4.34. Второй выход 4.5.4 компаратора 4.5 соединен с первым 4.9.1 ключа 4.9 второй выход которого 4.9.2 подключен к первому входу 4.17.1 умножителя 4.17, второй вход которого 4.17.2 соединен с выходом блока 5, выход умножителя 4.17 соединен с входом 4.26.1 сумматора с логической единицей 4.26, выход 4.26.2 сумматора соединен с вторым входом 4.34.2 запоминающего устройства 4.34. Третий выход компаратора 4.5, соединен с первым входом 4.10.1 ключа 4.10, вторым входом 4.10.2 которого является выход блока 15, выход ключа 4.10 соединен с первым входом 4.18.1 умножителя 4.18, второй вход 4.18.2 соединен с выходом дешифратора 4.1, а выход 4.18.3 подключен к первому входу 4.22.1 умножителя 4.22, второй вход которого подключен к выходу блока 5, а выход 4.22.3 соединен с третьим входом 4.34.3 запоминающего устройства 4.34. Первый выход 4.6.5 второго компаратора 4.6 соединен с первым входом 4.11.1 ключа 4.11, второй вход которого 4.11.2 соединен с выходом блока 14, а выход 4.11.3 с первым входом 4.19.1 умножителя 4.19, второй вход которого подключен к выходу блока 5, выход умножителя 4.19 соединен с четвертым входом 4.34.4 запоминающего устройства 4.34. Второй выход 4.6.6 второго компаратора 4.6 соединен с первым входом 4.12.1 ключа 4.12 выход которого 4.12.2 соединен с первым входом 4.20.1 умножителя 4.20, второй вход которого соединен с выходом блока 5, а выход 4.20.3 соединен со входом 4.23.1 сумматора с логической единицей 4.23, выход которого 4.23.2 соединен с пятым входом 4.34.5 запоминающего устройства 4.34. Третий выход 4.6.7 второго компаратора 4.6 соединен с первым выходом 4.13.1 ключа 4.13, выход которого 4.13.2 соединен с первым входом 4.21.1 вычитателя 4.21, второй вход 4.21.2 которого соединен с выходом 4.2.2 дешифратора 4.2, а выход 4.21.3 подключен к первому входу 4.24.1 умножителя 4.24, второй вход которого подключен к выходу блока 16, выход вычитателя 4.21 соединен с первым входом 4.27.1 сумматора 4.27, второй вход 4.27.2, которого соединен с выходом 4.28.2 умножителя 4.28, первый вход 4.28.1 которого подключен к выходу блока 15, а второй к выходу второго дешифратора. Выход 4.27.3 сумматора 4.27 соединен с первым входом 4.31.1 умножителя 4.31, второй вход которого соединен с выходом блока 5, а выход 4.31.3 подключен к шестому входу 4.34.6 запоминающего устройства 4.34. Первый выход 4.7.4 третьего компаратора 4.7 соединен с входом 4.14.1 ключа 4.7 выход 4.14.2 которого соединен с входом 4.25.1 управляемого умножителя 4.25, второй вход 4.25.2 которого соединен с выходом блока 15, третий вход 4.25.3 подключен к выходу 4.2.2 дешифратора 4.2, выход 4.25.4 управляемого умножителя 4.25 соединен с первым входом 4.29.1 сумматора 4.29, второй вход 4.29.2 соединен с выходом 4.30.3 умножителя 4.30, первый вход которого 4.30.1 соединен с выходом блока 16, а второй вход 4.30.2 соединен с выходом 4.3.2 дешифратора 4.3, выход 4.29.3 сумматора 4.29 соединен с входом 4.32.1 умножителя 4.32 второй вход 4.32.2 соединен с выходом блока 5, выход 4.32.2 умножителя 4.32 соединен с входом 4.33.1 самматора с логической единицей 4.33, выход 4.33.2 которого соединен с входом 4.34.7 запоминающего устройства 4.34. Выход 4.7.5 компаратора 4.7 соединен с входом 4.15.1 устройства формирования логического нуля 4.15, выход которого 4.15.2 соединен с входом 4.34.8 запоминающего устройства 4.34, вход 4.34.9 которого соединен с выходом блока 5. Выходы 4.34.10-4.34.17 запоминающего устройства 4.34, является выходами блока формирования значений элементов матрицы 4, параллельно соединенными с входами 2, 3 и 6 устройства для вероятностного моделирования процесса функционирования телекоммуникационной сети.

Блок формирования значений элементов матрицы функционирует следующим образом. На вход блока в двоичной импульсной последовательности поступают данные из системы управления (СУ) реально функционирующей ТКС. В составе данных различных СУ, разработанных в соответствии с современными технологиями создания сетей управления электросвязью (Telecommunications Management Network - TMN) и рекомендациями МСЭ-Т по управлению сетями серий M, Q, X, G, I [5], содержится информация о количестве обслуживающих приборов, мест в очереди и количестве пакетов данных, находящихся в данный момент на обслуживании в ТКС. С целью выделения этих данных в состав блока формирования значений матрицы введены три дешифратора, формирующие на своих выходах данные в двоичном коде о количестве пакетов в сети (дешифратор 4.1) - m, о количестве обслуживающих приборов (дешифратор 4.2) - n, и количестве мест в очереди к началу обслуживания (дешифратор 4.3) - N. Дешифрированные данные поступают на входы трех компараторов, в первом из которых происходит проверка выполнения условия 0<m≤n, во втором n<m<n+N, а в третьем m=n+N. В зависимости от выполнения того или иного условия выполняется аппаратная реализация выражений 6, 8, 9 для расчета интенсивностей перехода моделируемого процесса функционирования сети из состояния в состояние (условие m=0 будем считать не реальным, для реально функционирующей ТКС), на основе оценочных значений , и , поступающих с выходов блоков 14, 15 и 16 соответственно. Затем производится аппаратная реализация пересчета интенсивностей в вероятностные элементы матрицы ОПВ (10) в соответствии с выражениями [1, 2]:

Выражения 6,16,17 реализуется посредством элементов 4.8-4.10,4.16-4.18, 4.22, 4.26 при выполнении условия 0<m≤n. Выражения 8, 16, 17 реализуется посредством элементов 4.11-4.13, 4.19 -4.21, 4.23, 4.24, 4.27, 4.28 и 4.31, при выполнении условия n<m<n+N. Выражения 9, 16, 17 реализуется посредством элементов 4.14, 4.15, 4.25, 4.29, 4.32, 4.33 при выполнении условия m=n+N. Полученные значения элементов матрицы ОПВ сохраняются в запоминающем устройстве 4.34 и считываются в блоки 2, 3 и 6 по команде из блока управления 5 по завершению цикла управления (Т_сс).

Входящие в состав заявленного устройства сумматоры могут быть реализованы аналогично описанным в книге Питкина О.А. «Проектирование микроэлектронных цифровых устройств». - М. Сов. Радио, 1977, с. 123, рис. 4.12. Счетчики, умножители, делители, вычитатель, устройство формирования логического нуля и дешифраторы могут быть реализованы аналогично устройствам, описанным в [7-9]. Устройство извлечения квадратного корня, может быть реализованы на основе арифметико-логического устройства, аналогичного устройствам, представленным в [8]. Компараторы могут быть реализованы в соответствии со схемами, описанными в книге Сидорова А.И. и Лебедева О.И. «Импульсные и цифровые устройства». - Л. ВАС, 1980, с. 34, рис. 19.

Таким образом, из анализа принципа работы становится очевидным, что заявленное устройство для вероятностного моделирования процесса функционирования телекоммуникационной сети, наряду с сохраненными возможностями моделирования управляемых полумарковских цепей, способно оценивать параметры реально функционирующих телекоммуникационных сетей и реализовывать их в ходе моделирования, что приводит к существенному увеличению степени адекватности разработанной модели процесса функционирования сети. Реализация заявляемого устройства в контуре управления ТКС позволит существенно повысить качественные показатели системы управления телекоммуникационной сетью.

Источники информации

1. Сэйдж Э, Меле Дж. Теория оценивания и ее применение в связи и управлении. М. Связь, 1976, 496 с.

2. Сэйдж Э., Уайт Ч. Оптимальное управление системы. М. Радио и связь, 1982, 92 с.

3. Segall A. Optimal Control of Noise Finit State Markov Process IEEE Trans. Automat Contr. 1977, v. 22, N 2, p.179-186;

4. Гнеденко Б.В., Коваленко И.Н. Введение в теорию массового обслуживания. М. Наука. 1966, 420 с.

5. Ненадович Д.М. Методологические аспекты экспертизы телекоммуникационных проектов. - М. Горячая линия - Телеком, 2008 - 272 с.

6. А.Г. Тартаковский, Последовательное оценивание параметров и фильтрация случайных процессов, Пробл. передачи информ., 1982, том 18, выпуск 4, 62-65

7. Паперков А.А. Логические основы ЦВТ. М. Связь, 1973, с. 203, рис. 4;

8. Дроздов Е.А., Комарницкий В.А., Пятибратов А.П. ЭВМ ЕС. - М. Машиностроение, 1981, с. 158-170.

9. Мальцева Е.А., Франберг Э.М., Ямпольский B.C. Основы цифровой техники. М. Радио и связь, 1980.

Изобретение относится к области вычислительной техники и телекоммуникационным системам. Технический результат заключается в повышении степени адекватности модели процесса функционирования телекоммуникационной сети на основе технической реализации дополнительных информационных каналов. Технический результат достигается за счет устройства для вероятностного моделирования процесса функционирования телекоммуникационной сети, которое состоит из датчика случайной последовательности, блока формирования корректирующей последовательности, блока коррекции, блока формирования значений матрицы, блока управления, блока формирования значений индикаторов, генератора тактовых импульсов, элемента И, блока элемента И, блока памяти, дешифратора, блока задания времени, элемента ИЛИ, блока оценки интенсивности потока пакетов данных, блока оценки интенсивности обслуживания пакетов данных, блока оценки интенсивности выхода пакетов данных из очереди. 2 з.п. ф-лы, 7 ил.

1. Устройство для вероятностного моделирования процесса функционирования телекоммуникационной сети, включающее в себя вероятностный автомат, состоящий из датчика случайной последовательности, блока формирования корректирующей последовательности, блока коррекции, блока формирования значений элементов матрицы, блока управления, блока формирования значений индикаторов, генератора тактовых импульсов, элемента И, блока элементов И, блока памяти, дешифратора, блока задания времени, элемента ИЛИ, отличающееся тем, что в него дополнительно введены блок оценки интенсивности потока пакетов данных, блок оценки интенсивности обслуживания пакетов данных, блок оценки интенсивности выхода пакетов данных из очереди, выходы которых соединены с первым, вторым и третьим входами блока формирования значений элементов матрицы, далее выход генератора тактовых импульсов подключен к прямому входу элемента И и первому входу блока задания времени, так как выход элемента И соединен с входом блока элементов И и с синхронизирующим входом блока формирования значений индикаторов, далее группа выходов блока элементов И соединена с входами блока памяти, группа выходов которого соединена с группой входов блока задания времени, группа выходов которого подключена к входам элемента ИЛИ и является выходами устройства, далее выход элемента ИЛИ соединен с инверсным входом элемента И, далее выход датчика случайной последовательности подключен к первой группе входов блока коррекции, группа выходов которого соединена с первой группой входов блока формирования значений индикаторов, далее вторая группа входов блока коррекции подключена к группе выходов блока формирования корректирующей последовательности, далее группа выходов блока формирования значений элементов матрицы параллельно подключена к группе входов блока формирования корректирующей последовательности, к третьей группе входов блока коррекции и к второй группе входов блока формирования значений индикаторов, далее выход блока управления соединен с входом блока формирования значений элементов матрицы и с входом дешифратора, далее выходы блоков оценки интенсивности потока пакетов данных, оценки интенсивности обслуживания пакетов данных, оценки интенсивности выхода пакетов данных из очереди соединены с входами блока формирования значений элементов матрицы, входы блоков являются первым, вторым и третьим входами устройства для вероятностного моделирования процесса функционирования телекоммуникационной сети, затем группа выходов блока формирования значений индикаторов соединена с группой входов блока элементов И, далее третья группа входов блока формирования значений индикаторов соединена с группой выходов блока памяти, далее выход дешифратора подключен ко второму входу блока задания времени, далее первый вход блока управления является четвертым входом устройства для вероятностного моделирования процесса функционирования телекоммуникационной сети.

2. Устройство по п. 1 отличается тем, что блок оценок интенсивности потока пакетов данных состоит из суммирующего первого счетчика временных интервалов между приходами пакетов данных, второго счетчика сообщений, первого и второго делителей, первого и второго сумматоров, вычитателя, компаратора, умножителя, устройства извлечения квадратного корня и субблока управления, далее входы блока соединены с входом ТКС и являются первыми входами счетчика временных интервалов и счетчика сообщений, вторые входы счетчиков соединены с выходом компаратора, первый вход которого соединен с выходом счетчика временных интервалов, второй вход компаратора соединен с выходом устройства извлечения квадратного корня, третий вход счетчика сообщений соединен с четвертым выходом субблока управления, второй выход соединен с первым входом первого сумматора, третий выход счетчика подключен к первому входу второго сумматора, далее второй вход первого сумматора соединен с третьим выходом субблока управления, выход первого сумматора подключен ко второму входу делителя, первый вход которого подключен к выходу счетчика временных интервалов, второй вход которого соединен с выходом компаратора, к этому же выходу подключены второй вход счетчика сообщений, второй вход первого делителя, далее выход второго сумматора подключен к входу вычитателя, второй вход которого соединен со вторым выходом блока управления, выход вычитателя соединен с входом умножителя и входом второго делителя, далее второй вход умножителя подключен к первому выходу субблока управления, выход умножителя соединен со вторым входом делителя, выход которого соединен с входом устройства извлечения квадратного корня, выход которого соединен со вторым входом компаратора, далее субблок управления блока, состоит из генератора тактовых импульсов и четырех делителей с переменным коэффициентом деления, выход генератора тактовых импульсов соединен с входами делителей с переменным коэффициентом деления, выходы делителей являются выходами субблока управления так, как выходом блока оценки интенсивности потока сообщений является выход первого делителя, поэтому блоки оценки интенсивности обслуживания пакетов данных и блок оценки интенсивности выхода пакетов данных из очереди построены аналогичным образом.

3. Устройство по п. 1 отличается тем, что блок формирования значений элементов матрицы состоит из первого, второго и третьего дешифраторов, входы которых соединены с выходом системы управления ТКС, выход первого дешифратора соединен с первым входом первого компаратора, первым входом второго компаратора, первым входом третьего компаратора и вторым выходом третьего умножителя, далее выход второго дешифратора соединен со вторым входом первого компаратора, вторым входом второго компаратора, вторым входом третьего компаратора, первым входом первого сумматора и вторым входом вычитателя, далее вторым входом первого сумматора является выход третьего дешифратора, параллельно соединенный с третьим входом третьего компаратора и со вторым входом десятого умножителя, далее первый выход первого компаратора соединен с входом первого ключа, вторым входом которого является выход блока оценок интенсивности потока сообщений, выходом ключа первого ключа является первый вход первого умножителя, вторым входом которого является выход блока управления, выход умножителя соединен с первым входом запоминающего устройства, далее второй выход первого компаратора соединен с первым входом второго ключа, выход которого подключен к первому входу второго умножителя, второй вход которого соединен с выходом блока управления, выход второго умножителя соединен с входом второго сумматора, выход которого соединен с вторым входом запоминающего устройства, далее третий выход первого компаратора соединен с первым входом третьего ключа, вторым входом которого является выход блок оценки интенсивности обслуживания пакетов данных, выход третьего ключа соединен с первым входом третьего умножителя, второй вход которого соединен с выходом первого дешифратора, а выход подключен к первому входу шестого умножителя, второй вход которого подключен к выходу блока управления, а выход соединен с третьим входом запоминающего устройства, далее первый выход второго компаратора соединен с первым входом четвертого ключа, второй вход которого соединен с выходом блока оценок интенсивности потока сообщений, а выход подключен к первому входу четвертого умножителя, второй вход которого подключен к выходу блока управления, выход четвертого умножителя соединен с четвертым входом запоминающего устройства, далее второй выход второго компаратора соединен с первым входом пятого ключа, выход которого соединен с первым входом пятого умножителя, второй вход которого соединен с выходом блока управления, а выход соединен с входом второго сумматора, выход которого соединен с пятым входом запоминающего устройства, далее третий выход второго компаратора соединен с первым входом шестого ключа, выход которого соединен с первым входом вычитателя, второй вход которого соединен с выходом второго дешифратора, а выход подключен к первому входу седьмого умножителя, второй вход которого подключен к выходу блока оценки интенсивности выхода пакетов данных из очереди, выход вычитателя соединен с первым входом четвертого сумматора, второй вход которого соединен с выходом девятого умножителя, первый вход которого подключен к выходу блока оценки интенсивности обслуживания пакетов данных, а второй - к выходу второго дешифратора, далее выход четвертого сумматора соединен с первым входом одиннадцатого умножителя, второй вход которого соединен с выходом блока управления, а выход подключен к шестому входу запоминающего устройства, далее первый выход третьего компаратора соединен с входом седьмого ключа выход которого соединен с входом восьмого умножителя, второй вход которого соединен с выходом блока оценки интенсивности обслуживания пакетов данных, третий вход умножителя подключен к выходу второго дешифратора, выход восьмого умножителя соединен с первым входом пятого сумматора, второй вход которого соединен с выходом десятого умножителя, первый вход которого соединен с выходом блока оценки интенсивности выхода пакетов данных из очереди, а второй вход соединен с выходом третьего дешифратора, выход пятого сумматора соединен с первым входом двенадцатого умножителя, второй вход которого соединен с выходом блока управления, выход двенадцатого умножителя соединен с входом шестого сумматора, выход которого соединен с седьмым входом запоминающего устройства, далее второй выход третьего компаратора соединен с входом устройства формирования логического нуля, выход которого соединен с восьмым входом запоминающего устройства, девятый вход которого соединен с выходом блока управления, и далее с первого по восьмой выходы запоминающего устройства являются выходами блока формирования значений элементов матрицы.