Устройство автоматической регулировки усиления Российский патент 2022 года по МПК H03G3/20 

Техническое решение относится к устройствам автоматической регулировки усиления и может использоваться в приемных устройствах, в частности в приемных устройствах радиорелейной связи.

Известны устройства автоматической регулировки усиления, например, описанные в [1] стр.101, [2] стр. 134, [4] стр. 223. Однако эти устройства имеют недостаточно большой динамический диапазон.

Наиболее близким аналогом по технической сущности к предлагаемому является устройство, описанное в [3], стр. 87-89, принятое за прототип.

Функциональная схема устройства-прототипа приведена на фиг. 1, где введены следующие обозначения:

9 - аналоговый аттенюатор;

12 - фильтр нижних частот;

13 - усилитель постоянного тока;

15 - амплитудный детектор.

Устройство-прототип содержит последовательно соединенные амплитудный детектор 15, усилитель постоянного тока 13, фильтр нижних частот 12, выход которого соединен с управляющим входом аналогового аттенюатора 9, вход которого является входом устройства, а выход является выходом устройства и соединен с сигнальным входом амплитудного детектора 15, второй вход которого является пороговым.

Устройство автоматической регулировки усиления работает следующим образом.

Автоматическая регулировка усиления обеспечивает поддержание на выходе аналогового аттенюатора 9 уровня сигнала, достаточно высокого и стабильного для воспроизведения сообщений от радиостанций различной мощности, находящихся на разных расстояниях и в меняющихся условиях распространения радиоволн. На вход устройства поступает сигнал промежуточной частоты приемника, который через аналоговый аттенюатор 9 подается на вход амплитудного детектора 15. Амплитудный детектора 15 детектирует этот сигнал и вырабатывает на своем выходе низкочастотный сигнал, пропорциональный уровню входного сигнала промежуточной частоты. Далее этот сигнал усиливается усилителем постоянного тока 13 и через фильтр нижних частот 12 поступает на управляющий вход аналогового аттенюатора 9. Ослабление аналогового аттенюатора 9 увеличивается при увеличении входного сигнала устройства или уменьшается при его снижении. Благодаря такому регулированию уровень сигнала промежуточной частоты на выходе устройства-прототипа поддерживается практически постоянным.

Также в детектор может вводиться напряжение задержки, которое не позволяет появиться на его выходе напряжению до тех пор, пока входной сигнал амплитудного детектора 15 не превысит некий порог U_З.

Однако устройство-прототип имеет недостаточно большой динамический диапазон.

Задача - увеличение динамического диапазона заявляемого устройства.

Для решения поставленной задачи в устройство автоматической регулировки усиления, содержащее последовательно соединенные усилитель постоянного тока и фильтр нижних частот, выход которого соединен с управляющим входом аналогового аттенюатора, согласно изобретению, введены N идентичных блоков регистрации уровня входного сигнала, входы которых объединены и подключены к выходу логарифмического детектора, выход каждого блока регистрации уровня входного сигнала подключен к соответствующему входу блока управления, выход которого соединен с входом управления цифрового аттенюатора, выход которого соединен с входом аналогового аттенюатора (ААт), выход которого через усилитель промежуточной частоты (УПЧ) соединен с входом разветвителя, один выход которого является выходом устройства, а другой выход через логарифмический детектор/контроллер (ЛД-К) соединен с входом усилителя постоянного тока, при этом другой вход ЛД-К является входом опорного напряжения; входы логарифмического детектора и цифрового аттенюатора объединены и являются входом устройства, кроме того, каждый из N блоков регистрации уровня входного сигнала содержит последовательно соединенные первый компаратор и первый триггер-защелку, выход которого является выходом блока регистрации уровня входного сигнала и соединен с управляющим входом аналогового ключа, выход которого через последовательно соединенные второй компаратор и второй триггер-защелку соединен с входом сброса первого триггера-защелки, причем сигнальные входы первого компаратора и аналогового ключа объединены и являются входом блока регистрации уровня входного сигнала; вторые входы первого и второго компараторов являются входами первого и второго опорного напряжения соответственно.

На фиг. 2 приведена функциональная схема заявляемого устройства автоматической регулировки усиления, где введены следующие обозначения:

1 - логарифмический детектор (ЛД);

I, II, N - блоки регистрации уровня входного сигнала;

2.1, 5.1 - первый и второй компараторы (К);

3.1, 6.1 - первый и второй триггеры-защелки (Т-З);

4.1 - аналоговый ключ (АК);

7 - блок управления (БУ);

8 - цифровой аттенюатор (ЦАт);

9 - аналоговый аттенюатор (ААт);

10 - усилитель промежуточной частоты (УПЧ);

11 - разветвитель (Р);

12 - фильтр нижних частот (ФНЧ);

13 - усилитель постоянного тока (УПТ);

14 - логарифмический детектор/контроллер (ЛД-К).

Предлагаемое устройство содержит последовательно соединенные цифровой аттенюатор 8, аналоговый аттенюатор 9, усилитель промежуточной частоты 10, выход которого соединен с входом разветвителя 11, один выход которого является выходом устройства, а другой выход соединен с сигнальным входом логарифмического детектора/контроллера 14, другой вход которого является входом опорного напряжения U_оп. При этом выход логарифмического детектора/контроллера 14 через последовательно соединенные усилитель постоянного тока 13 и фильтр нижних частот 12 соединен со вторым входом аналогового аттенюатора 9.

Выход логарифмического детектора 1 соединен с входами N идентичных блоков регистрации уровня входного сигнала I, II…N. Каждый из N блоков регистрации уровня входного сигнала содержит последовательно соединенные первый компаратор 2, первый триггер-защелку 3, выход которого подключен к управляющему входу аналогового ключа 4, выход которого через последовательно соединенные второй компаратор 5 и второй триггер-защелку 6 соединен с входом сброса первого триггера-защелки 3, выход которого является выходом блока регистрации уровня входного сигнала и соединен с соответствующим входом блока управления 7. При этом первый вход первого компаратора 2 является входом блока регистрации уровня входного сигнала. Второй вход первого компаратора 2 является входом первого порогового напряжения U₁. Второй вход второго компаратора 5 является входом второго порогового напряжения U₂. Выходы остальных (N-1) блоков регистрации уровня входного сигнала соединены с соответствующими входами блока управления 7, выход которого соединен с входом управления цифрового аттенюатора 8.

Заявляемое устройство автоматической регулировки усиления работает следующим образом.

Входной сигнал устройства через цифровой аттенюатор 8 поступает на первый вход аналогового аттенюатора 9, работающего в составе петли автоматической регулировки усиления (АРУ), состоящей из аналогового аттенюатора 9, усилителя промежуточной частоты 10, разветвителя 11, логарифмического детектора/контроллера 14, усилителя постоянного тока 13 и фильтра нижних частот 12. Усилитель промежуточной частоты 10 обеспечивает усиление входного сигнала заявляемого устройства до минимального уровня, необходимого для нормальной работы логарифмического детектора/контроллера 14. Напряжение U_оп, подаваемое на опорный вход логарифмического детектора/контроллера 14, задает уровень выходного сигнала петли аналоговой АРУ, который поддерживается постоянным.

В современных приемниках уровень входного сигнала может изменяться в широких пределах: от 60 дБ в приемниках радиосвязи и до 120 дБ в радиолокационных. Нормальная работа оконечного аппарата требует, чтобы изменения выходного сигнала приемника не превышали 4-6 дБ. Для выполнения этих требований глубина регулировки усилителя системой АРУ должна составлять 56-116 дБ [6] (стр. 32).

Уровень сигнала на входе приемника может изменяться в зависимости от расстояния до передатчика корреспондента или в зависимости от интенсивности осадков на трассе, что особенно существенно для линий связи, работающих в диапазонах СВЧ и КВЧ.

Поскольку аналоговый аттенюатор в устройстве-прототипе обеспечивает диапазон регулирования не более 30 - 35 дБ (см., например, аттенюаторы MA4VAT2000-1277T ф. M/A-COM, SVA-2000 ф. Mini-Circuits), в тракт приема для увеличения диапазона регулирования вводится второй цифровой аттенюатор 8, который будет дополнительно увеличивать диапазон регулирования на 31 дБ (см., например, аттенюаторы MAATCC0009 ф. M/A-COM, CHT4012-ODG ф. UMS). Суммарное ослабление двух аттенюаторов, а, следовательно, и диапазон регулирования составит 61 - 66 дБ.

Рассмотрим работу заявляемого устройства на примере использования устройства с двумя блоками регистрации уровня входного сигнала, показанного на фиг. 3. Уровень входного сигнала заявляемого устройства измеряет логарифмический детектор с линейной в дБ характеристикой, имеющий динамический диапазон не менее 60 дБ.

Допустим, что уровень входного сигнала устройства вырос на 19 дБ. Петля аналоговой АРУ, состоящая из аналогового аттенюатора 9, усилителя промежуточной частоты 10, разветвителя 11, логарифмического детектора/контроллера 14, усилителя постоянного тока 13 и фильтра нижних частот 12 скомпенсирует это увеличение входного сигнала за счет увеличения ослабления аналогового аттенюатора 9 на 19 дБ, поддерживая уровень выходного сигнала устройства неизменным. Напряжение U_оп, подаваемое на опорный вход логарифмического детектора/контроллера 14, задает уровень выходного сигнала петли аналоговой АРУ, который поддерживается постоянным.

При увеличении уровня входного сигнала устройства напряжение на выходе логарифмического детектора 1 растет и при увеличении уровня входного сигнала на 19 дБ превышает порог U_1.1 компаратора 2.1 первого блока регистрации уровня входного сигнала I. Первый компаратор 2.1 изменяет логический уровень на своем выходе и тем самым приводит к срабатыванию первого триггера-защелки 3.1. Выходной сигнал триггера-защелки 3.1 поступает на блок управления 7, который вырабатывает команду на увеличение ослабления цифрового аттенюатора 8 на 15 дБ.

После этого аналоговый аттенюатор вынужден уменьшить ослабление на 15 дБ, чтобы петля АРУ вернулась в состояние равновесия. При этом ослабление аналогового аттенюатора 9 составит 4 дБ. Если входной сигнал будет флуктуировать и несколько уменьшаться, аналоговый аттенюатор 9 будет компенсировать это уменьшение, имея запас на уменьшение ослабления 4 дБ. Таким образом, не произойдет хаотичного переключения цифрового аттенюатора из состояния 10 дБ в состояние 0 дБ и обратно.

При дальнейшем увеличении уровня входного сигнала на 19 дБ напряжение на выходе логарифмического детектора 1 растет и превышает порог U_1.2 компаратора 2.2 второго блока регистрации уровня входного сигнала. Компаратор 2.2 изменяет логический уровень на своем выходе и тем самым переключает триггер-защелку 3.2. Выходной сигнал триггера-защелки 3.2 поступает на блок управления 7, который вырабатывает команду на увеличение ослабления цифрового аттенюатора 8 на 15 дБ (всего 30 дБ). После этого аналоговый аттенюатор 9 вынужден уменьшить ослабление на 15 дБ, чтобы петля АРУ вернулась в состояние равновесия. При этом ослабление аналогового аттенюатора составит 8 дБ.

При дальнейшем увеличении уровня входного сигнала аналоговый аттенюатор 9 сможет увеличить ослабление еще на 22 дБ. Таким образом, суммарное ослабление цифрового аттенюатора 8 и аналогового аттенюатора 9 составит 60 дБ.

При снижении уровня входного сигнала сигнал с выхода аналогового ключа 4.2 становится меньше порога U_2.2 второго компаратора 5.2, компаратор срабатывает и переключает второй триггер-защелку 6.2, который в свою очередь сбрасывает первый триггер-защелку 3.2 в первоначальное состояние. Сигнал с выхода триггера-защелки 3.2 уменьшает ослабление цифрового аттенюатора 8 на 15 дБ и дальнейшее регулирование коэффициента усиления приемного тракта осуществляет аналоговый аттенюатор 9.

Мы рассмотрели функционирование устройства на примере использования двух блоков регистрации уровня входного сигнала. При этом шаг изменения ослабления цифрового аттенюатора 8 был выбран равным 15 дБ. При использовании большего количества блоков регистрации уровня входного сигнала шаг Δ ослабления цифрового аттенюатора 8 будет уменьшаться в соответствие с выражением: Δ=А/N, где А - полное ослабление цифрового аттенюатора 8 и N - количество блоков регистрации уровня входного сигнала.

Реализация вновь введенных блоков общеизвестна и не представляет сложностей. Например, блок управления может быть реализован в виде логического дешифратора, логарифмический детектор в виде микросхемы HMC601LP4 ф. Analog Devices или 1313УФ2У АЕЯР.431000.688-03ТУ, логарифмический детектор/контроллер в виде микросхемы AD8317 ф. Analog Devices или 1313УФ1АУ АЕЯР.431000.688-02ТУ, аналоговый аттенюатор в виде микросхемы MA4VAT2000-1277T ф. M/A-COM, цифровой аттенюатор в виде микросхемы CHT4012-ODG ф. UMS или М44750 АПНТ.434820.053ТУ.

Таким образом, введение в заявляемое устройство новых блоков и связей позволяет увеличить динамический диапазон устройства автоматической регулировки усиления.

Источники информации

1. А.А. Макаренко, М.Ю. Плотников. Устройства приема и преобразования сигналов. Санкт-Петербург, Редакционно-издательский отдел Университета ИТМО, 2019 г.

2. В.П. Пушкарев. Аналоговые и цифровые радиоприемные устройства. Томск, 2018 г.

3. Ю.В. Марков, А.С. Боков. Проектирование устройств приема и обработки сигналов. Екатеринбург, издательство Уральского университета, 2015 г.

4. Устройства приема и обработки сигналов. Под ред. В.С. Плаксиенко М.: Учебно-методический издательский центр «Учебная литература», 2004.

5. Патент США № 5,721,757. 1998 г. Петля автоматической регулировки усиления.

6. Н.П. Никитин, В.В. Кийко. Проектирование радиоприемных устройств на базе аналоговых блоков. Екатеринбург: ГОУ ВПО УГТУ-УПИ, 2004.

Изобретение относится к устройствам автоматической регулировки усиления и может использоваться в приемных устройствах, в частности в приемных устройствах радиорелейной связи. Техническим результатом изобретения является увеличение динамического диапазона устройства автоматической регулировки усиления. Устройство автоматической регулировки усиления дополнительно содержит N идентичных блоков регистрации уровня входного сигнала, усилитель промежуточной частоты (10), разветвитель (11), логарифмический детектор/контроллер (14). Каждый из N блоков регистрации уровня входного сигнала содержит первый (2) и второй (5) компараторы, аналоговый ключ (4) и первый (3) и второй (6) триггеры-защелки. Входы блоков регистрации уровня входного сигнала объединены и подключены к выходу логарифмического детектора. Выходы блоков регистрации уровня входного сигнала подключены к соответствующим входам блока управления (7), выход которого соединен с входом управления цифрового аттенюатора (8). 3 ил.

Устройство автоматической регулировки усиления, содержащее последовательно соединённые усилитель постоянного тока и фильтр нижних частот, выход которого соединен с управляющим входом аналогового аттенюатора, отличающееся тем, что введены N идентичных блоков регистрации уровня входного сигнала, входы которых объединены и подключены к выходу логарифмического детектора, выход каждого блока регистрации уровня входного сигнала подключён к соответствующему входу блока управления, выход которого соединен с входом управления цифрового аттенюатора, выход которого соединен с входом аналогового аттенюатора (ААт), выход которого через усилитель промежуточной частоты (УПЧ) соединен с входом разветвителя, один выход которого является выходом устройства, а другой выход через логарифмический детектор/контроллер (ЛД-К) соединен с входом усилителя постоянного тока, при этом другой вход ЛД-К является входом опорного напряжения; входы логарифмического детектора и цифрового аттенюатора объединены и являются входом устройства, кроме того, каждый из N блоков регистрации уровня входного сигнала содержит последовательно соединенные первый компаратор и первый триггер-защёлку, выход которого является выходом блока регистрации уровня входного сигнала и соединен с управляющим входом аналогового ключа, выход которого через последовательно соединенные второй компаратор и второй триггер-защелку соединен с входом сброса первого триггера-защёлки, причем сигнальные входы первого компаратора и аналогового ключа объединены и являются входом блока регистрации уровня входного сигнала; вторые входы первого и второго компараторов являются входами первого и второго опорного напряжения соответственно.