СПОСОБ И УСТРОЙСТВО ОБЕСПЕЧЕНИЯ ПОМЕХОУСТОЙЧИВОСТИ ОБРАБОТКИ ДАННЫХ НА ОСНОВЕ КРИПТОКОДОВЫХ КОНСТРУКЦИЙ В КОМПЛЕКСНОЙ ПЛОСКОСТИ Российский патент 2023 года по МПК G06F11/08 G06F21/60 

Область техники, к которой относится изобретение

Предлагаемое изобретение относится к области радио- и электросвязи, а именно к области способов и устройств криптографической защиты информации, передаваемой по открытым каналам связи либо хранящейся на носителях информации.

Уровень техники

а) Описание аналогов

Известны способы криптографической защиты информации, которые основаны на блочных шифрах (DES, AES, Serpent, Twofish, Кузнечик, Магма) [Ferguson N., Schneier В., T. Kohno Cryptography Engineering. Design Principles and Practical Applications, Second Edition, New York, John Wiley & Sons, Inc., 2010; ГОСТ P 34.12-2015 Информационная технология. Криптографическая защита информации. Блочные шифры], включающие в себя следующие этапы: зашифрование открытого и при необходимости дополненного текста М, представленного в виде блоков фиксированной длины М={М₁||М₂||…M_k} где || - операция конкатенации, k - количество блоков открытого текста М, генерация ключа зашифрования κ_е, получение блоков шифртекста Ω₁, Ω₂, …, Ω_k по следующему правилу:

извлечение открытого текста М из последовательности блоков шифртекста Ω₁, Ω₂, …, Ω_k с помощью ключа расшифрования κ_d:

M_i → D(κ_d, Ω_i),

выполнение обратной процедуры дополнения, где i=1, 2, …, k. Таким образом, обеспечивается защита информации, содержащейся в открытом тексте М, при передаче по открытым каналам связи. Для защиты от навязывания ложной информации, подмены передаваемой информации или изменения хранимых данных в указанных способах предусмотрены следующие режимы работы:

- режим гаммирования с обратной связью по выходу (Output Feedback, OFB);

- режим простой замены с: зацеплением (Cipher Block Chaining, СВС);

- режим гаммирования с обратной связью по шифртексту (Cipher Feedback, CFB);

- режим выработки имитовставки, хэш-кода (Message Authentication Code algorithm).

Недостатками таких способов являются:

- отсутствие возможности исправления искажений в блоках шифртекста, обусловленных преднамеренными воздействиями злоумышленника или влиянием случайных помех при передаче по открытым каналам связи;

- возможность размножения ошибок, когда один (несколько) ошибочный бит в одном блоке шифртекста оказывает влияние на расшифрование последующих блоков открытого текста;

- отсутствие возможности восстановления достоверной информации при использовании в системах передачи информации без обратной связи.

Известны способы защиты информации, основанные на теории алгебраического кодирования (криптосистема Мак-Элиса. схема Нидеррайтера, криптосистема Рао-Нама и их модификации) [McEliece R.J. A public-key cryptosystem based on algebraic coding theory, DSN Progress Report 42-44, Jet Prop. Lab., Calif. Inst. Technol. 1978. - pp. 114-116; Niederreiter H. Knapsack-Type Cryptosystem and Algebraic Coding Theory, Probl. Control and Inform. Theory. 1986. - pp. 19-34; Rao T.R.N., Nam K.H. Private-key algebraic-coded cryptosystem. Advances in Cryptology - CRYPTO 86, New-York. - NY: Springer. 1986. - pp. 35-48]. Реализация данных схем основана на сложности декодирования полных линейных кодов (кодов общего положения).

Недостатками таких способов являются:

- отсутствие возможности гарантированного обеспечения криптографической стойкости защищаемой информации (например, атака Сидельникова В.М. и Шестакова С.О. на систему Мак-Элиса);

- сложность в реализации, обусловленная высокими размерностями системы;

- длина блока шифртекста значительно превышает длину открытого текста;

- достаточно высокая чувствительность блоков шифртекста к искажениям, возникающим в канале связи.

Известен способ защищенной передачи зашифрованной информации по каналам связи [Патент РФ №2620730 публ. 29.05.2017], в котором для выполнения процедуры зашифрования блоков открытого текста M₁(z), M₂(z), …, M_k(z) по соответствующему ключу κ_е(z) применяется k процедур зашифрования, блоки шифртекста Ω₁(z), Ω₂(z), …, Ω_k(z) интерпретируются как наименьшие вычеты по сгенерированным, упорядоченным по величине степеней, взаимно простым основаниям полиномам m_i(z) (i=1, 2, …, k), образующие информационный суперблок модулярного кода из последовательности блоков шифртекста Ω₁(z), Ω₂(z), …, Ω_k(z), после операции расширения формируются избыточные блоки данных ω_k+1(z), ω_k+2(z), …, ω_k+r(z), полученная совокупность блоков шифртекста и избыточных блоков данных Ω₁(z), …, Ω_k(z), ω_k+1(z), …, ω_k+r(z) образует кодовый вектор модулярного кода, передаваемый получателю сообщения по k+r из А каналов передачи информации, который на приемной стороне обеспечивает обнаружение (преднамеренных и непреднамеренных) воздействий злоумышленника на защищаемую информацию и, при необходимости, восстановление достоверных данных, передаваемых по каналам связи.

К недостатку способа следует отнести отсутствие возможности защиты информации от имитирующих воздействий злоумышленника, обусловленной наличием «одного» правила кодирования, соответствующего модулярному полиномиальному коду, вследствие чего, злоумышленнику с целью навязывания ложных сообщений необходимо перехватить информационный суперблок модулярного кода для вычисления избыточных блоков данных.

б) Описание ближайшего аналога (прототипа)

Наиболее близким по своей технической сущности к заявленному техническому решению и принятым за прототип является способ, описанный в [Патент РФ №2764960 публ. 24.01.2022].

В рассматриваемом способе-прототипе защита информации осуществляется представлением сообщения М в виде блоков фиксированной длины М={M₁||M₂|| … ||M_k}, применением k процедур зашифрования к блокам открытого текста M₁, М₂, …, M_k по соответствующему ключу κ_е,_i (i = 1, 2, …, k), вычислением от полученных блоков шифртекста Ω₁, Ω₂, …, Ω_k имитовставки Н по соответствующему ключу , представлением полученных блоков шифртекста и имитовставки Ω₁, Ω₂, …, Ω_k, Н в виде наименьших неотрицательных вычетов по сгенерированным, упорядоченным по величине, взаимно простым модулям m_i (i = 1, 2, …, k), формированием информационного суперблока модулярного кода Ω₁, Ω₂, …, Ω_k, Н, выполнением операции расширения информационного суперблока модулярного кода и получением избыточного блока данных ω_k+1, представлением полученных имитовставки Н и избыточного блока данных ω_k+1 в виде псевдокомплексного числа ω_k+1 + Hi, реализацией процедуры овеществления с получением из псевдокомплексного числа ω_k+1 + Hi целого вещественного вычета h по соответствующему модулю и формированием криптокодовых конструкций - имитоустойчивой последовательности шифрованного текста, обеспечивающей контроль имитирующих воздействий злоумышленника и достоверное восстановление блоков шифртекста.

Недостатками данного способа являются:

- сложность реализации процедуры контроля и коррекции ошибок, обусловленной необходимостью вычисления синдрома ошибки на основе базисного представления числа Ω;

- низкий уровень помехоустойчивости передачи аутентифицированных сообщений при возникновении искажений в сообщении и (или) имитовставке;

- ограниченная возможность установления конкретного места изменения в блоках шифртекста (локализация ошибки) при отклонении имитовставки от требуемого вида.

Из уровня техники широко известно устройство защищенной обработки информации. Так, в [Massey J.L. An introduction to contemporary cryptology. Proc. IEEE. 1988. - pp. 533-549] предложено устройство, содержащее на передающей стороне источник сообщений, порождающий открытый текст, рандомизатор, шифратор, а также генератор ключевой гаммы, выход источника сообщений подключен к первому входу шифратора, ко второму входа которого подключен выход рандомизатора, соответственно к третьему входу шифратора подключен выход генератора ключевой гаммы, причем выход шифратора через «открытую» линию связи на приемной стороне подключен к первому входу дешифратора, ко второму входу которого через защищенную линию связи подключен выход блока ключевой гаммы, при этом выход дешифратора подключен к входу источника сообщений.

Недостатком устройства является низкая помехозащищенность.

Наиболее близким по технической сущности является устройство формирования криптокодовых конструкций дня имитоустойчивой передачи данных по каналам связи [Патент РФ №2764960 публ. 24.01.2022], содержащее на передающей стороне криптокодовый преобразователь информации (фиг. 1), состоящий из буфера ввода открытого текста, блока хранения управляющих параметров, процессора, реализующего функции, представленные в виде функциональных блоков: препроцессора открытого текста, блока шифрования, блока выработки имитовставки блока шифрования, генератора простых чисел, блока расширения модулярного кода, процессора ключей шифрования, буфера вывода имитовставки, блока овеществления, счетчика блоков текста; буфера вывода шифртекста, блок (таблицы) кодовых символов, буфера вывода избыточных блоков данных, коммутатора объединения, при этом буфер ввода открытого текста, вход которого является входом криптокодового преобразователя информации, на который поступает открытый текст, выход которого подключен к первому входу препроцессора открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, при этом к третьему входу препроцессора открытого текста подключен первый выход блока хранения управляющих параметров (N), выход препроцессора открытого текста подключен к первому входу блока шифрования, ко второму входу которого подключен второй выход блока хранения управляющих параметров (κ_е,_i, - итерационные ключи зашифрования и формирования имитовставки, выработанные на основании секретного ключа ()), при этом первый выход блока шифрования подключен к входу буфера вывода блоков шифртекста, второй выход блока шифрования подключен к первой группе (первому входу) входов блока расширения модулярного кода, ко второй группе (второй, третий входы) входов которого подключен первый и второй выходы генератора простых чисел (информационных и избыточных), к входу которого подключен третий выход блока хранения управляющих параметров (N); выход блока расширения модулярного кода подключен к первому входу блока овеществления, ко второму входу которого подключен выход буфера вывода имитовставки, вход которого подключен к выхода блока выработки имитовставки блока шифрования; при этом к третьей группе (третий, четвертый входы) входов блока овеществления подключены третий и четвертый выходы генератора простых чисел; к четвертой группе (пятый и шестой входы) входов блока овеществления подключена группа (четвертый и пятый выходы) выходов блока хранения управляющих параметров (предвычисленные параметры р и q); при этом к третьей группе (четвертый, пятый, шестой входы) входов блока расширения модулярного кода подключена группа (шестой, седьмой, восьмой выходы) выходов блока хранения управляющих параметров (предвычисленные параметры B_i, m_i, m_k+1); выход буфера вывода блоков шифртекста и выход буфера вывода избыточных данных подключены к первому и второму входам коммутатора объединения, выход которого является выходом криптокодового преобразователя информации, с выхода которого сформированные криптокодовые конструкции (имитоустойчивая последовательность шифрованного текста) поступают в канал связи; счетчик блоков текста отслеживает номер обрабатываемого блока, а на приемной стороне - криптокодовый преобразователь информации, состоящий из коммутатора разделения, буфера ввода избыточных данных, блока хранения управляющих параметров, буфера ввода шифртекста, процессора, реализующего функции, представленные в виде функциональных блоков: препроцессора избыточных данных, генератора простых чисел, процессора ключей шифрования, препроцессора шифртекста, блока комплексификации, блока обнаружения и коррекции искажений, блока расшифрования, блока выработки имитовставки блока расшифрования, счетчика блоков текста; буфера вывода открытого текста, блока (таблицы) кодовых символов, при этом первый выход коммутатора разделения подключен к входа буфера ввода избыточных данных, выход которого подключен к первому входу препроцессора избыточных данных, ко второму входу которого подключен первый выход блока хранения управляющих параметров (N), при этом выход препроцессора избыточных данных подключен к первому входу блока комплексификации, ко второй группе (второй, третий входы) входов которого подключен второй и третий выходы блока хранения управляющих параметров (р, q); к третьей группе (четвертый, пятый входы) входов блока комплексификации подключен первый и второй выходы генератора простых чисел, при этом первый выход блока комплексификации подключен к первому входу блока выработки имитовставки блока расшифрования шифртекста, выход которого подключен к первому входу блока обнаружения и коррекции искажений, ко второму входа которого подключен второй выход блока комплексификации; к третьей группе (третий, четвертый входы) входов блока обнаружения и коррекции искажений подключен третий и четвертый выходы генератора простых чисел (информационных и избыточных), к входу которого подключен четвертый выход блока хранения управляющих параметров (N); при этом второй выход коммутатора разделения подключен к входу буфера ввода блоков шифртекста, выход которого подключен к первому входу препроцессора шифртекста, ко второму входу которого подключен пятый выход блока хранения управляющих параметров (N); первый выход препроцессора шифртекста подключен ко второму входу блока выработки имитовставки блока расшифрования шифртекста, при этом второй выход препроцессора шифртекста подключен к четвертой группе (пятому входу) входов блока обнаружения и коррекции искажений, соответствующий выход которого подключен к первому входу блока расшифрования, ко второму входу которого подключен шестой выход блока хранения управляющих параметров (κ_d,i, ), к первому входу которого подключен процессор ключей шифрования, на вход которого поступает секретный ключ ()), при этом выход блока расшифрования подключен к первому входу буфера вывода блоков открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, выход которого является выходом криптокодового преобразователя информации, с выхода которого поступает открытый текст; при этом к пятой группе (шестой, седьмой, восьмой входы) входов блока обнаружения и коррекции искажений подключена группа (седьмой, восьмой, девятый выходы) выходов блока хранения управляющих параметров (предвычисленные параметры B_i, m_i, m_i+r); счетчик блоков текста отслеживает номер обрабатываемого блока.

К основному недостатку устройства-прототипа следует отнести ограниченную возможность установления конкретного места изменения в блоках шифртекста (локализация ошибки) при отклонении имитовставки от требуемого вида.

Раскрытие изобретения

а) Технический результат, на достижение которого направлено изобретение

Целью заявляемого технического решения является повышение помехоустойчивости способа и устройства обработки шифрованной информации к деструктивным воздействиям.

б) Совокупность существенных признаков

Технический результат изобретения достигается тем, что:

1. В известном способе имитоустойчивой передачи информации по каналам связи защита информации осуществляется представлением сообщения М в виде блоков фиксированной длины М={M₁||M₂|| … ||M_k}, применением k процедур зашифрования к блокам открытого текста M₁, M₂, …, M_k по соответствующему ключу κ_е,_i (i=1, 2, …, k), вычислением от полученных блоков шифртекста Ω₁, Ω₂, …, Ω_k имитовставки Н по соответствующему ключу , представлением полученных блоков шифртекста и имитовставки Ω₁, Ω₂, …, Ω_k, Н в виде наименьших неотрицательных вычетов по сгенерированным, упорядоченным по величине, взаимно простым модулям m_i (i = 1, 2, …, k), формированием информационного суперблока модулярного кода Ω₁, Ω₂, …, Ω_k, Н, выполнением операции расширения информационного суперблока модулярного кода и получением избыточного блока данных ω_k+1, представлением полученных имитовставки Н и избыточного блока данных ω_k+1 в виде псевдокомплексного числа ω_k+1 + Hi, реализацией процедуры овеществления с получением из псевдокомплексного числа ω_k+1 + Hi целого вещественного вычета h по соответствующему модулю и формированием криптокодовых конструкций - имитоустойчивой последовательности шифрованного текста, обеспечивающей контроль имитирующих воздействий злоумышленника и достоверное восстановление блоков шифртекста. Новым является то, что для выполнения операции расширения - вычисления 1-го и 2-го избыточных блоков данных (j=1, 2) используется последовательность блоков шифртекста Ω₁, Ω₂, …, Ω_k (k ∈ : k≥2) или ее фрагменты в зависимости от установленных параметров. Новым является то, что для получения 1-го и 2-го избыточных блоков данных (j=1, 2) осуществляется подбор коэффициентов (j=1, 2) линейной формы в совокупности с процедурой формирования оснований (j=1, 2). Новым является также и то, что 1-ый и 2-ой избыточные блоки данных (j=1, 2) представляются как псевдокомплексное число , которое подвергается процедуре овеществления с получением вещественного вычета h по соответствующему модулю и последующим формированием криптокодовых конструкций - помехоустойчивой последовательности шифрованного текста. Новым является то, что на приемной стороне принятый вещественный вычет h* преобразуется в псевдокомплексное число , а от принятой последовательности блоков шифртекста (k ∈ : k≥2) или ее фрагментов вырабатываются 1-ый и 2-ой избыточные блоки данных (j=1, 2). Новым является также и то, что от принятых и выработанных (j=1, 2) (i=1, 2) избыточных блоков данных на приемной стороне образуется разность и формируются синдромы ошибок δ^(j) (j=1, 2). Новым является то, что по заданным основаниям (j=1, 2) строятся таблицы допустимых ошибок, по которым с помощью синдромов ошибок δ^(j) (j=1, 2) осуществляется поиск, локализация и исправление искаженных блоков данных в принятой последовательности по соответствующим основаниям (j=1, 2). Новым является то, что при превышении корректирующих способностей криптокодовых конструкций формируется запрос на повторную передачу искаженных блоков шифртекста, локализованных синдромами ошибок.

2. Устройство формирования криптокодовых конструкций для имитоустойчивой передачи данных по канатам связи [Патент РФ №2764960 публ. 24.01.2022], содержащее па передающей стороне криптокодовый преобразователь информации (фиг. 1), состоящий из буфера ввода открытого текста, блока хранения управляющих параметров, процессора, реализующего функции, представленные в виде функциональных блоков: препроцессора открытого текста, блока шифрования, блока выработки имитовставки блока шифрования, генератора простых чисел, блока расширения модулярного кода, процессора ключей шифрования, буфера вывода имитовставки, блока овеществления, счетчика блоков текста; буфера вывода шифртекста, блок (таблицы) кодовых символов, буфера вывода избыточных блоков данных, коммутатора объединения, при этом буфер ввода открытого текста, вход которого является входом криптокодового преобразователя информации, на который поступает открытый текст, выход которого подключен к первому входу препроцессора открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, при этом к третьему входу препроцессора открытого текста подключен первый выход блока хранения управляющих параметров (N), выход препроцессора открытого текста подключен к первому входу блока шифрования, ко второму входу которого подключен второй выход блока хранения управляющих параметров (κ_е,_i, - итерационные ключи зашифрования и формирования имитовставки, выработанные на основании секретного ключа ()), при этом первый выход блока шифрования подключен к входу буфера вывода блоков шифртекста, второй выход блока шифрования подключен к первой группе (первому входу) входов блока расширения модулярного кода, ко второй группе (второй, третий входы) входов которого подключен первый и второй выходы генератора простых чисел (информационных и избыточных), к входу которого подключен третий выход блока хранения управляющих параметров (N); выход блока расширения модулярного кода подключен к первому входу блока овеществления, ко второму входу которого подключен выход буфера вывода имитовставки, вход которого подключен к выходу блока выработки имитовставки блока шифрования; при этом к третьей группе (третий, четвертый входы) входов блока овеществления подключены третий и четвертый выходы генератора простых чисел; к четвертой группе (пятый и шестой входы) входов блока овеществления подключена группа (четвертый и пятый выходы) выходов блока хранения управляющих параметров (предвычисленные параметры р и q); при этом к третьей группе (четвертый, пятый, шестой входы) входов блока расширения модулярного кода подключена группа (шестой, седьмой, восьмой выходы) выходов блока хранения управляющих параметров (предвычисленные параметры B_i, m_i, m_k+1); выход буфера вывода блоков шифртекста и выход буфера вывода избыточных данных подключены к первому и второму входам коммутатора объединения, выход которого является выходом криптокодового преобразователя информации, с выхода которого сформированные криптокодовые конструкции (имитоустойчивая последовательность шифрованного текста) поступают в канал связи; счетчик блоков текста отслеживает номер обрабатываемого блока, а на приемной стороне - криптокодовый преобразователь информации, состоящий из коммутатора разделения, буфера ввода избыточных данных, блока хранения управляющих параметров, буфера ввода шифртекста, процессора, реализующего функции, представленные в виде функциональных блоков: препроцессора избыточных данных, генератора простых чисел, процессора ключей шифрования, препроцессора шифртекста, блока комплексификации, блока обнаружения и коррекции искажений, блока расшифрования, блока выработки имитовставки блока расшифрования, счетчика блоков текста; буфера вывода открытого текста, блока (таблицы) кодовых символов, при этом первый выход коммутатора разделения подключен к входу буфера ввода избыточных данных, выход которого подключен к первому входу препроцессора избыточных данных, ко второму входу которого подключен первый выход блока хранения управляющих параметров (N), при этом выход препроцессора избыточных данных подключен к первому входу блока комплексификации, ко второй группе (второй, третий входы) входов которого подключен второй и третий выходы блока хранения управляющих параметров (р, q); к третьей группе (четвертый, пятый входы) входов блока комплексификации подключен первый и второй выходы генератора простых чисел, при этом первый выход блока комплексификации подключен к первому входу блока выработки имитовставки блока расшифрования шифртекста, выход которого подключен к первому входу блока обнаружения и коррекции искажений, ко второму входу которого подключен второй выход блока комплексификации; к третьей группе (третий, четвертый входы) входов блока обнаружения и коррекции искажений подключен третий и четвертый выходы генератора простых чисел (информационных и избыточных), к входу которого подключен четвертый выход блока хранения управляющих параметров (N); при этом второй выход коммутатора разделения подключен к входу буфера ввода блоков шифртекста, выход которого подключен к первому входу препроцессора шифртекста, ко второму входу которого подключен пятый выход блока хранения управляющих параметров (N); первый выход препроцессора шифртекста подключен ко второму входу блока выработки имитовставки блока расшифрования шифртекста, при этом второй выход препроцессора шифртекста подключен к четвертой группе (пятому входу) входов блока обнаружения и коррекции искажений, соответствующий выход которого подключен к первому входу блока расшифрования, ко второму входу которого подключен шестой выход блока хранения управляющих параметров (κ_d,i, ), к первому входу которого подключен процессор ключей шифрования, на вход которого поступает секретный ключ ()), при этом выход блока расшифрования подключен к первому входу буфера вывода блоков открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, выход которого является выходом криптокодового преобразователя информации, с выхода которого поступает открытый текст; при этом к пятой группе (шестой, седьмой, восьмой входы) входов блока обнаружения и коррекции искажений подключена группа (седьмой, восьмой, девятый выходы) выходов блока хранения управляющих параметров (предвычисленные параметры B_i, m_i, m_i+r); счетчик блоков текста отслеживает номер обрабатываемого блока, на передающей стороне введены блок параметров буфера, переключатель, функциональные блоки процессора: блок формирования оснований , блок вычисления коэффициентов , блок формирования оснований , блок вычисления коэффициентов , промежуточный буфер, блок расширения , блок расширения , при этом буфер ввода открытого текста, вход которого является входом криптокодового преобразователя информации, на который поступает открытый текст, выход которого подключен к первому входу препроцессора открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, при этом к третьему входу препроцессора открытого текста подключен первый выход блока хранения управляющих параметров (N), выход препроцессора открытого текста подключен к первому входу блока шифрования, ко второму входу которого подключен выход процессора ключей шифрования (κ_е,i - итерационные ключи зашифрования, выработанные на основании секретного ключа ()), при этом первый выход блока шифрования подключен к входу буфера вывода блоков шифртекста, второй выход блока шифрования подключен к первому входу промежуточного буфера, ко второму входу которого подключен выход блока параметров буфера, формируемые на основании управляющего воздействия (ρ); первая группа (1, 2, …, k выходы) выходов промежуточного буфера подключена к первой группе (1, 2, …, k входы) входов блока расширения , ко второй группе (k+1, k+2 входы) входов которого подключены первый и второй выходы блока вычисления коэффициентов , первый и второй входы которого подключены к первому и второму выходам блока формирования оснований , к входу которого подключен второй выход блока хранения управляющих параметров (N); третий и четвертый выходы блока формирования оснований подключены к третьей группе (k+3, k+4 входы) входов блока расширения , выход которого подключен к первому входу блока блока овеществления; вторая группа (1, 2, …, k выходы) выходов промежуточного буфера подключена к первой группе (1, 2, …, k входы) входов блока расширения , ко второй группе (k+1, k+2 входы) входов которого подключены первый и второй выходы блока вычисления коэффициентов , первый и второй входы которого подключены к первому и второму выходам блока формирования оснований , к входу которого подключен второй выход блока хранения управляющих параметров (N); третий и четвертый выходы блока формирования оснований подключены к третьей группе (k+3, k+4 входы) входов блока расширения , выход которого подключен к первому входу блока овеществления; при этом к третьему и четвертому входам блока овеществления подключены первый и второй выходы блока формирования простых чисел (р, q), к входу которого подключен третий выход блока хранения управляющих параметров (N); выход буфера вывода блоков шифртекста и выход блока овеществления подключены к первому и второму входам переключателя, выход которого является выходом криптокодового преобразователя информации, с выхода которого сформированные криптокодовые конструкции (помехоустойчивая последовательность шифрованного текста) поступают в канал связи; счетчик блоков текста отслеживает номер обрабатываемого блока, а на приемной стороне введены блок параметров буфера, переключатель и функциональные блоки процессора: блок формирования оснований , блок вычисления коэффициентов , блок формирования оснований , блок вычисления коэффициентов , промежуточный буфер, блок расширения , блок расширения , блок вычисления синдрома ошибки δ⁽¹⁾, блок вычисления синдрома ошибки δ⁽²⁾, блок формирования запроса, при этом переключатель, вход которого является входом криптокодового преобразователя информации, на который из канала связи поступают криптокодовые конструкции - помехоустойчивая последовательность шифрованного текста, при этом первый выход переключателя подключен к первому входу блока обнаружения и коррекции искажений и к первому входу промежуточного буфера, ко второму входу которого подключен выход блока параметров буфера, формируемые на основании управляющего воздействия (ρ), к третьему входу промежуточного буфера подключен первый выход блока хранения управляющих параметров (N); первая группа (1, 2, …, k выходы) выходов промежуточного буфера подключена к первой группе (1, 2, …, k входы) входов блока расширения , ко второй группе (k+1, k+2 входы) входов которого подключены первый и второй выходы блока вычисления коэффициентов , первый и второй входы которого подключены к первому и второму выходам блока формирования оснований , третий и четвертый выход блока формирования оснований подключены к третьей группе (k+3, k+4 входы) входов блока расширения , выход которого подключен к первому входу блока вычисления синдрома ошибки ко второму входу которого подключен пятый выход блока формирования оснований , шестой и седьмой выходы блока формирования оснований подключены ко второму и третьему входам блока обнаружения и коррекции искажений, первый выход которого подключен к первому входу буфера вывода шифртекста; вторая группа (1, 2, …, k выходы) выходов промежуточного буфера подключена к первой группе (1, 2, …, k входы) входов блока расширения , ко второй группе (k+1, k+2 входы) входов которого подключены первый и второй выходы блока вычисления коэффициентов , первый и второй входы которого подключены к первому и второму выходам блока формирования оснований , третий и четвертый выходы блока формирования оснований подключены к третьей группе (k+3, k+4 входы) входов блока расширения , выход которого подключен к первому входу блока вычисления синдрома ошибки δ⁽²⁾, ко второму входу которого подключен пятый выход блока формирования оснований , шестой и седьмой выходы блока формирования оснований подключены к четвертому и пятому входам блока обнаружения и коррекции искажений; при этом второй выход переключателя подключен к первому входу блока комплексификации куда поступает из канала связи канала связи вещественный вычет h, ко второму и третьему входам блока комплексификации подключены первый и второй выходы блока формирования простых чисел (р, q), ко входу которого подключен второй выход блока хранения управляющих параметров (N), третий выход которого подключен к восьмому входу блока обнаружения и коррекции искажений; четвертый выходы блока хранения управляющих параметров (N) подключены к входам блоков формирования оснований ; при этом первый и второй выходы блока комплексификации подключены к третьим входам блоков вычисления синдрома ошибки δ⁽¹⁾, δ⁽²⁾ выходы которых подключены к шестому и седьмому входам блока обнаружения и коррекции искажений, второй выход которого подключен к входу блока формирования запроса с выхода которого направляется запрос на повторную передачу искаженных блоков шифртекста; выход буфера вывода шифртекста подключен к к первому входу блока расшифрования, ко второму входу которого подключен процессор ключей шифрования (κ_d,i), на вход которого поступает секретный ключ ()), при этом выход блока расшифрования подключен к первому входу буфера вывода блоков открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, выход которого является выходом криптокодового преобразователя информации, с выхода которого поступает открытый текст; счетчик блоков текста отслеживает номер обрабатываемого блока.

в) Причинно-следственная связь между признаками и техническим результатом

Благодаря введению в известный объект совокупности существенных отличительных признаков, способ и устройство обеспечения помехоустойчивой обработки данных на основе криптокодовых конструкций в комплексной плоскости позволяет:

- обеспечить доведение информации по каналам связи с ненулевой пропускной способностью;

- обеспечить гарантированную стойкость системы криптографической защиты информации;

- обеспечить обнаружение и локализацию искаженных, имитируемых злоумышленником данных, с последующим запросом на передачу искаженного фрагмента данных;

- обеспечить достоверное восстановление искаженных, имитируемых злоумышленником данных.

Доказательства соответствия заявленного изобретения условиям патептпоспособности «новизна» и «изобретательский уровень»

Проведенный анализ уровня техники позволил установить, что аналоги, характеризующие совокупности признаков, тождественных всем признакам заявленного технического технического решения, отсутствуют, что указывает на соответствие заявленного способа условию патентноепособности « новизна ».

Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного объекта показали, что они не следуют явно из уровня техники. Из уровня техники также не выявлена известность отличительных существенных признаков, обуславливающих тот же технический результат, который достигнут в заявленном способе. Следовательно, заявленное изобретение соответствует уровню патентноспособности «изобретательский уровень».

Краткое описание чертежей

Заявленный способ и устройство поясняется чертежами, на которых показано:

- фиг. 1 изображена схема, поясняющая сущность работы способа-прототипа (передающая часть);

- фиг. 2 изображена схема, поясняющая сущность работы способа-прототипа (принимающая часть);

- фиг. 3 изображена схема устройства обеспечения помехоустойчивой обработки данных (передающая часть);

- фиг. 4 изображена схема устройства обеспечения помехоустойчивой обработки данных (принимающая часть);

- фиг. 5 изображена таблица допустимых ошибок для системы оснований

- фиг. 6 изображена таблица допустимых ошибок для системы оснований

- фиг. 7 изображена таблица преобразований.

Осуществление изобретения

Для большей ясности описание изобретения, позволяющее специалисту произвести осуществление предложенного изобретения и показывающее влияние признаков, приведенных в формуле изобретения, на указанный выше технический результат, будем производить следующим образом: сначала раскроем структуру устройства, а затем опишем реализацию способа в рамках предложенного устройства.

Устройство обеспечения помехоустойчивой обработки данных на основе криптокодовых конструкций в комплексной плоскости содержит на передающей стороне (фиг. 3) криптокодовый преобразователь информации 30, состоящий из буфера 200 ввода открытого текста, блока (таблицы) 210 кодовых символов, буфера вывода шифртекста 215, блока хранения (накопителя) 230 управляющих параметров, блока 240 параметров буфера, процессора 220, реализующего функции, представленные в виде функциональных блоков: препроцессора 221 открытого текста, блока 222 шифрования, промежуточный буфер 223, процессора 224 ключей шифрования, блока 225.1 формирования оснований, блока 226.1 вычисления коэффициентов, блока 226.2 вычисления коэффициентов, блока 225.2 формирования оснований, блока 227 формирования простых чисел, блока 228.1 расширения, блока 228.2 расширения, блока 229.1 овеществления, счетчика 229.2 блоков текста; переключателя 250, и на приемной стороне устройство содержит (фиг. 4) криптокодовый преобразователь информации 50, состоящий из переключателя 300, блока 310 параметров буфера, блока хранения (накопителя) 315 управляющих параметров, процессора 320, реализующего функции, представленные в виде функциональных блоков: блока 321 формирования простых чисел, блока 322 комплексификации, блока 323.1 формирования оснований, блока 324.1 вычисления коэффициентов, блока 324.2 вычисления коэффициентов, блока 323.2 формирования оснований, блока 325.1 расширения, блока 325.2 расширения, промежуточный буфер 326, блока 327.1 вычисления синдрома ошибки, блока 327.2 вычисления синдрома ошибки, блока 328 обнаружения и коррекции искажений, буфера вывода 329 шифртекста, блока 329.1 расшифрования, буфера 329.2 вывода открытого текста, блока 329.3 формирования запроса, счетчика 329.4 блоков текста; блока (таблицы) 330 кодовых символов, процессора 343 ключей шифрования.

Устройство работает следующим образом:

Подлежащая передаче информация, представленная в виде потока символов поступает в криптокодовый преобразователь информации 30, буферизируется буфером 200 ввода открытого текста перед его предварительной обработкой препроцессором 221 открытого текста. Препроцессор 221 открытого текста анализирует входной поток символов открытого текста, разбивает его на блоки фиксированной длины в соответствии с параметром (N) накопителя 230 управляющих параметров и осуществляет преобразование символов открытого текста в числовые значения, поступающие с блока (таблицы) 210 кодовых символов. Сформированные блоки открытого текста поступают в блок 222 шифрования, в котором осуществляется процедура блочного шифрования с нелинейными биективными преобразованиями с помощью итерационных ключей зашифрования (κ_e,i), выработанных процессором 224 ключей шифрования на основании введенного секретного ключа (). Сформированные блоки шифртекста поступают в буфер 215 вывода шифртекста и в промежуточный буфер 223, в который поступают управляющие параметры из блока 240 параметров буфера, определяющие какие блоки шифртекста промежуточного буфера 223 поступают в блоки 228.1 и 228.2 расширения. В блоки 228.1 и 228.2 расширения для формирования 1-го и 2-го избыточных блоков данных из блоков 226.1 и 226.2 вычисления коэффициентов поступают необходимые параметры (коэффициенты ) соответственно. Также в блоки 228.1 и 228.2 расширения и в блоки 226.1 и 226.2 вычисления коэффициентов поступают модули (основания ) для вычисления коэффициентов , и последующего формирования избыточных блоков данных, выработанные блоками 225.1 и 225.2 формирования оснований в соответствии с параметром (N) накопителя 230 управляющих параметров. Выработанные блоками 228.1 и 228.2 расширения избыточные блоки данных поступают в блок 229.1 овеществления. Также в блок 229.1 овеществления из блока 227 формирования простых чисел поступают простые числа (р, q). Далее в блоке 229.1 овеществления из 1-го избыточного блока данных, выработанного блоком 228.1 расширения и 2-го избыточного блока данных, выработанного блоком 228.2 расширения формируется псевдокомплексное число и осуществляется вычисление вещественного вычета по заданному (сформированному) модулю p+qi. При этом сформированные блоки шифртекста с выхода буфера 215 вывода шифртекста (информационные элементы) направляются на первый выход переключателя 250, на второй выход которого поступает вычисленный в блоке 229-1 овеществления вещественный вычет (избыточный элемент), полученная последовательность блоков шифртекста и вещественного вычета образует таким образом криптокодовые конструкции - помехоустойчивую последовательность шифрованного текста.

При этом счетчик блоков 229.2 текста отслеживает обрабатываемый блок текста для согласования с управляющими параметрами процедур зашифрования.

На приемной стороне принятые криптокодовые конструкции (помехоустойчивая последовательность шифрованного текста) поступают в криптокодовый преобразователь информации 50, на вход переключателя 300, с первого выхода которого принятая последовательность шифртекста поступает в блок 328 обнаружения и коррекции искажений и в промежуточный буфер 326. В блоках 328 обнаружения и коррекции искажений и в промежуточном буфере 326 принятая последователь шифрованного текста разбивается на блоки фиксированной длины в соответствии с параметром (N) накопителя 315 управляющих параметров. В промежуточный буфер 326 поступают управляющие параметры из блока 310 параметров буфера, определяющие какие блоки шифртекста промежуточного буфера 326 поступают в блоки 325.1 и 325.2 расширения. Для формирования избыточных блоков данных в блоки 325.1 и 325.2 расширения от принятой последовательности блоков шифртекста из блоков 324.1 и 324.2 вычисления коэффициентов поступают вычисленные параметры (коэффициенты ) соответственно. Далее блоками 323.1 и 323.2 формирования оснований в соответствии с параметром (N) накопителя 315 управляющих параметров формируются модули (основания ), которые направляются в блоки 324.1 и 324.2 вычисления коэффициентов для вычисления коэффициентов , а также в блоки 325.1 и 325.2 расширения для формирования избыточных блоков данных. Выработанные блоками 325.1 и 325.2 расширения избыточные блоки данных поступают в блоки 327.1 и 327.2 вычисления синдрома ошибки. Теперь со второго выхода переключателя 300 принятый вещественный вычет поступает в блок 322 комплексификации, в котором осуществляется преобразование вещественного вычета по заданному модулю р+qi в псевдокомплексное число (1-ый избыточный блок данных и 2-ой избыточный блок данных), куда также поступают простые числа (р, q), выработанные блоком 321 формирования простых чисел в соответствии с параметром (N) накопителя 315 управляющих параметров (количество и значения выработанных чисел соответствуют параметрам передающей стороны). Сформированные 1-ый и 2-ой избыточные блоки данных (избыточные элементы) поступают в блоки 327.1 и 327.2 вычисления синдрома ошибки, сюда же для вычисления синдрома ошибки поступают модули (основания ), выработанные блоками 323.1 и 323.2 формирования оснований. Полученные в блоках 327.1 и 327.2 вычисления синдрома ошибки значения синдромов поступают в блок 328 обнаружения и коррекции искажений, где обеспечивают обнаружение и локализацию ошибок в принятой последовательности блоков шифрованного текста. Также в блок 328 обнаружения и коррекции искажений поступают модули (основания ) выработанные блоками 323.1 и 323.2 формирования оснований, на основе которых осуществляется построение таблиц допустимых ошибок. Таблицы ошибок содержат значение ошибки в цифре соответствующего модуля (основания ). Проверенная и восстановленная последовательность блоков шифртекста из блока 328 обнаружения и коррекции искажений поступает в буфера 329 вывода шифртекста. Далее последовательность блоков шифртекста поступает на вход блока 329.1 расшифрования, в котором выполняется процедура обратного преобразования последовательности блоков шифртекста в последовательность блоков открытого текста в соответствии с заданным алгоритмом шифрования и с помощью итерационных ключей расшифрования (κ_d,i). При этом итерационные ключи расшифрования вырабатываются процессором 343 ключей шифрования на основании введенного секретного ключа (). Расшифрованная последовательность блоков открытого текста поступает в буфер 329.2 вывода открытого текста, в котором осуществляется преобразование числовых значений в символы открытого текста, поступающие с блока (таблицы) 330 кодовых символов. При этом счетчик блоков 329.4 текста отслеживает обрабатываемый блок текста для согласования с управляющими параметрами процедур расшифрования.

В случае превышения корректирующих способностей принятых криптокодовых конструкций блок 328 обнаружения и коррекции направляет сигнал в блок 329.3 формирования запроса на повторную передачу искаженных блоков данных и локализованную посредством синдромов ошибок. Также блок 329.3 формирования запроса направляет управляющий сигнал в буфер 329 вывода шифртекста о превышении корректирующих способностей криптокодовых конструкций, блокирующий выход буфера 329 вывода шифртекста.

Кроме того, настоящее изобретение предлагает способ обеспечения помехоустойчивой обработки данных на основе криптокодовых конструкций в комплексной плоскости.

В одном варианте исполнения способ (устройство) обеспечения помехоустойчивой обработки данных на основе криптокодовых конструкций может быть реализован(о) в соответствии с положениями слабо-арифметических кодов системы остаточных классов (слабо-арифметических модулярных кодов, САМK).

Математический аппарат САМK основывается положениях, описанных в [И.Я. Акушский, И.Т. Пак Вопросы помехоустойчивого кодирования в непозиционном коде // Вопросы кибернетики. 1977. №28. с. 36-56]. Пусть m₁, m₂, …, m_k ∈ R взаимно простые числа, упорядоченные по величине, т.е. m₁ < m₂ < … < m_k. Рассмотрим систему с основаниями

m₁ < m₂ < … < m_k

и введем дополнительное контрольное основание

Порядок вычисления избыточной цифры α_k+1 по контрольному основанию m_k+1 определяется следующим образом:

Процедура подбора коэффициентов λ_i (i = 1, 2, …, k) линейной формы реализуется в совокупности с процедурой подбора оснований m_i. Для этого часть оснований m_i и λ_i может быть выбрана так, что

а другая ее часть и коэффициенты с учетом

Пусть в последовательности элементов произошла однократная ошибка (ошибка в цифре по одному основанию) и вместо получим

Далее вычисляется избыточный элемент CAMK

Вычислим

или, переопределив

Для того, чтобы любая ошибка по основанию m_i была обнаружена, требуется чтобы указанное выше сравнение имело единственное решение. Иными словами, каждому значению δ выражения (6) должно соответствовать определенное значение ошибки x_i и наоборот, каждому значению x_i - определенное значение δ. Поскольку в CAMK на систему оснований т» наложено условие gcd(m_i, m_j) = 1 (i = 1, 2, …, k), то для единственности решения сравнения (7), требуется чтобы λ_i было взаимно просто с m_k+1. Отсюда в соответствии с [И.Я. Акушский, И.Т. Пак Вопросы помехоустойчивого кодирования в непозиционном коде // Вопросы кибернетики. 1977. №28. с. 36-56], для того, чтобы избыточный элемент кода CAMK позволял обнаружить любую одиночную ошибку необходимым и достаточным условием является требование gcd(λ_i, m_k+1) = 1 (i = 1, 2, …, k).

Второй этап математических преобразований изобретения базируется на фундаментальной теореме Гаусса [И.Я. Акушский, Д.И. Юдицкий Машинная арифметика в остаточных классах. М., «Советское радио», 1968. 440 с.; В.М. Амербаев, И.Т. Пак Параллельные вычисления в комплексной плоскости. Алма-Ата.: Изд-во. «Наука». 1984. 183 с.; В.Г. Лабунец Алгебраическая теория сигналов и систем (цифровая обработка сигналов). Красноярск: Изд-во Красноярского университета, 1984. 244 с.].

Теорема Гаусса. По заданному комплексному модулю , норма которого равна K=р²+q² и для которого р и q являются взаимно простыми числами, каждое комплексное число сравнимо с одним и только одним вычетом из ряда

0, 1, 2, 3, …, K-1.

Доказательство. Из теории чисел известно, что для двух взаимно простых чисел р и q можно найти такие два целых числа u и v, что

Составим тождество

и пусть дано комплексное число а+bi. которое перепишем заменив i из (9)

Обозначим через h наименьший положительный вещественный вычет числа a+(uq-vp)b по модулю K и положим, что

Тогда будет выполняться равенство

или в форме сравнения

Таким образом, доказано, что а+bi сравнимо с одним из чисел 0, 1, 2, 3, …, K-1 по модулю . Причем это число единственное. Предположим, что имеют место два сравнения

По свойству сравнений числа h₁ и h₂ сравнимы между собой по модулю , т.е.

или

Из (11) следует выполнимость равенства

(h_l-h₂)(p-qi)=K(e+fi),

эквивалентного двум вещественным равенствам:

Умножив первое равенство (12) на u и второе на v и сложив их, получим

(h₁-h₂)(up+vq)=K(eu-fv),

откуда, принимая во внимание (8), следует

h₁-h₂=K(eu-fv)

или

Поскольку по предположению h₁<K и h₂<K, то (14) возможно только в случае h₁=h₂.

Таким образом, исключается существование двух чисел h₁ и h₂, меньших K, которые были бы сравнимы с а+bi по модулю , а имеется только одно такое число, которое определяется из сравнения

а+(uq-vp)b≡h mod K

или

а+bρ≡h mod K.

Указанная теорема устанавливает изоморфизм между комплексными числами и их вещественными вы чета ми.

Сгенерированное отправителем сообщение М подлежащее зашифрованию, поступает на вход криптокодового преобразователя информации 30, буферизируется в виде символов в буфере 200 ввода открытого текста перед его предварительной обработкой препроцессором 221 открытого текста. Препроцессор 221 открытого текста анализирует входной поток символов открытого текста, осуществляет преобразование символов открытого текста в числовые значения, поступающие с блока (таблицы) 210 кодовых символов и в соответствии с параметром (N) блока хранения 230 управляющих параметров разбивает его на блоки фиксированной длины М={М₁||М₂|| … ||M_k} в зависимости от алгоритма шифрования (например, ГОСТ 34.12-2015 с блоками 64, 128 бит соответственно). С целью обеспечения необходимого уровня конфиденциальности информации сформированная последовательность блоков открытого текста M₁, M₂, …, M_k поступает в блок 222 шифрования. Для получения последовательности блоков шифртекста Ω₁, Ω₂, …, Ω_k потребуется выполнение k операций зашифрования. Соответственно отображение (1) может быть представлено в виде:

где κ_е,_i ^_ итерационные ключи зашифрования (i=1, 2, …, k), выработанные процессором 224 формирования ключей на передающей стороне на основании введенного секретного ключа (). Далее последовательность блоков шифртекста Ω_i (i=1, 2, …, k) поступает в буфер 215 вывода шифртекста и параллельно поступает в промежуточный буфер 223. Поступившая в промежуточный буфер 223 последовательность блоков шифртекста Ω_i (i=1, 2, …, k) буферизируется. В каждый момент времени t с выходов промежуточного буфера 223 через переключатели блоки шифртекста Ω_i (i=1, 2, …, k) поступают в блоки 228.1 и 228.2 расширения. Переключатели промежуточного буфера 223 соединяют его выходы с входами блоков 228.1 и 228.2 расширения. Порядок работы переключателей промежуточного буфера 223, а также удаление блоков шифртекста Ω_i (i=1, 2, …, k) из промежуточного буфера 223 реализуется посредством управляющих параметров блока 240 параметров регистра. Принятая блоками 228.1 и 228.2 расширения последовательность блоков шифртекста Ω_i (i=1, 2, …, k) представляется в виде наименьших неотрицательных вычетов по основаниям (i=1, 2, …, k; j=1, 2), сформированным блоками 225.1 и 225.2 формирования оснований, таким, что , . Причем . Основания (i=1, 2, …, k; j=1, 2), полученные блоками 225.1 и 225.2 формирования оснований поступают в блоки 226.1 и 226.2 вычисления коэффициентов, выработанные коэффициенты направляются в блоки 228.1 и 228.2 расширения. Далее блоками 225.1 и 225.2 формирования оснований осуществляется вычисление избыточных оснований , удовлетворяющих условию (2) таких, что , для с их последующим направлением в блоки 228.1 и 228.2 расширения. В блоках 228.1 и 228.2 расширения в соответствии с выражением (3) вырабатываются 1-ый и 2-ой избыточные блоки данных (вычеты), которые обозначим как . Сформированные в блоках 228.1 и 228.2 расширения 1-ый и 2-ой избыточные блоки данных (вычеты) поступают в блок 229.1 овеществления, где формируется псевдокомплексное число . Так же в блок 229.1 овеществления дополнительно поступают простые числа (р, а) выработанные блоком 227 формирования простых чисел для формирования комплексного модуля и вычисления нормы K. После формирования комплексного модуля псевдокомплексное число преобразуется в целое вещественное число h, для этого сравнение (10) представляется в следующем виде:

Далее сформированные блоки шифртекста Ω_i (i=1, 2, …, k) с выхода буфера 215 вывода шифртекста направляются на первый выход переключателя 250, на второй выход которого поступает вещественный вычет h, вычисленный в блоке 229.1 овеществления, где полученная совокупность блоков шифртекста Ω_i (i=1, 2, …, k) и вещественного вычета h, образует криптокодовые конструкции - помехоустойчивую последовательность шифрованного текста для дальнейшей передачи. При этом элементы комплексного модуля - простые числа р, q хранятся в секрете.

На приемной стороне принимаемые криптокодовым преобразователем информации 50 криптокодовые конструкции (помехоустойчивая последовательность шифрованного текста) поступают на вход переключателя 300, с первого выхода которого последовательность шифртекста поступает в блок 328 обнаружения и коррекции искажений, в котором входной поток шифртекста анализируется и разбивается на блоки фиксированной длины в соответствии с параметром (N) накопителя 315 управляющих параметров. Также последовательность шифртекста поступает в промежуточный буфер 326, где осуществляется предварительная обработка шифртекста и формирование блоков шифртекста длины, заданной значением (N) накопителя 315 управляющих параметров. Сформированные промежуточным буфером 326 блоки шифртекста, обозначенные как (i=1, 2, …, k) ввиду возможного содержания искаженных элементов, поступают в блоки 325.1 и 325.2 расширения. Переключатели промежуточного буфера 326 соединяют его выходы с входами блоков 325.1 и 325.2 расширения. Порядок работы переключателей промежуточного буфера 326, а также удаление блоков шифртекста (i=1, 2, …, k) из промежуточного буфера 326 реализуется посредством управляющих параметров блока 310 параметров регистра.

Принятая блоками 325.1 и 325.2 расширения последовательность блоков шифртекста (i=1, 2, …, k) представляется в виде наименьших неотрицательных вычетов по основаниям (i=1, 2, …, k; j=1, 2), сформированным блоками 323.1 и 323.2 формирования оснований, таким, что , . Причем . Основания (i=1, 2, …, k; j=1, 2), полученные блоками 323.1 и 323.2 формирования оснований поступают в блоки 324.1 и 324.2 вычисления коэффициентов, выработанные коэффициенты направляются в блоки 325.1 и 325.2 расширения. Далее блоками 323.1 и 323.2 формирования оснований осуществляется вычисление избыточных оснований (j=1, 2), удовлетворяющих условию (2) таких, что , для с их последующим направлением в блоки 325.1 и 325.2 расширения. В блоках 325.1 и 325.2 расширения в соответствии с выражением (3) вырабатываются 1-ый и 2-ой избыточные блоки данных (вычеты), которые обозначим как . Сформированные в блоках 325.1 и 325.2 расширения 1-ый и 2-ой избыточные блоки данных поступают в блоки 327.1 и 327.2 вычисления синдрома ошибки, куда также поступают избыточные основания (j=1, 2), полученные блоками 322.1 и 323.2 формирования оснований.

Далее со второго выхода переключателя 300 принятый вещественный вычет h* (избыточный элемент CAMK) поступает в блок 328 комплексификации, в котором осуществляется его преобразование в псевдокомплексное число , в соответствии с выражением:

где р, q - простые числа, выработанные блоком 321 формирования простых чисел.

Полученные в блоке 322 комплексификации 1-ый и 2-ой избыточные блоки данных поступают в блоки 327.1 и 327.2 вычисления синдрома ошибки. В блоках 327.1 и 327.2 вычисления синдрома ошибки осуществляется поиск синдрома ошибки δ^(j) (j=1, 2). Для этого образуется разность в соответствии с (6) между избыточными блоками данных , вычисленными от принятой последовательности блоков шифртекста (i=1, 2, …, k) и избыточными блоками данных , полученными путем преобразования вещественного вычета h*. Вычисленные синдромы ошибки δ^(j) (j=1, 2) поступают в блок 328 обнаружения и коррекции искажений. Также в блок 328 обнаружения и коррекции искажений поступают основания , выработанные блоками 323.1 и 323.2 формирования оснований, на основе которых осуществляется построение таблиц допустимых ошибок. Таблицы ошибок содержат значение ошибки в цифре соответствующего основания . Далее осуществляется процедура локализации искаженных элементов криптокодовых конструкций (криптокодовые конструкции со свойствами CAMK), Сформированные промежуточным буфером 326 блоки шифртекста, обозначенные как (i=1, 2, …, k). В случае превышения корректирующих способностей принятых криптокодовых конструкций блок 328 обнаружения и коррекции направляет сигнал в блок 329.4 формирования запроса на повторную передачу искаженных блоков данных, локализованных синдромами ошибок δ^(j) (j=1, 2).

Исправленная последовательность блоков шифртекста поступает на вход буфера 329 вывода шифртекста. В буфере 329 вывода шифртекста осуществляется предварительное хранение достоверных блоков шифртекста на время повторного перезапроса искаженных блоков шифртекста и их последующей обработки при поступлении управляющих параметров блока 329.3 формирования запроса. При отсутствии сигнала от блока 329.3 формирования запроса (ошибок нет или они исправлены) последовательность блоков шифртекста поступает на вход блока 329.1 расшифрования, в котором выполняется процедура обратного преобразования последовательности блоков шифртекста в последовательность блоков открытого текста:

с помощью итерационных ключей расшифрования κ_d,i, выработанных процессором 343 ключей шифрования на основании введенного секретного ключа (). Расшифрованная последовательность блоков открытого текста поступает в буфер 329.2 вывода открытого текста, в котором осуществляется преобразование числовых значений в символы открытого текста, поступающие с блока (таблицы) 330 кодовых символов.

Заявленное изобретение может быть осуществлено с помощью средств и методов, описанных в доступных источниках информации. Это позволяет сделать вывод о соответствии заявленного изобретения признакам «промышленной применимости».

Пример. Для простоты понимания сущности предлагаемого решения управляющие параметры способа (устройства) будут отличаться от исходных. При этом будем полагать, что информация, подлежащая передаче, поступает в криптокодовый преобразователь информации 30, в котором осуществляется предварительная ее обработка и реализуется процедура блочного шифрования блоком 222. При этом блоками 225.1, 225.2 формирования оснований и блоками 226.1, 226.2 вычисления коэффициентов выработаны необходимые основания и коэффициенты , а блоки 228.1 и 228.2 расширения сформировали избыточные блоки данных в соответствии с выражением (3). Параметры промежуточного буфера 223 составляют первая группа выходов (1 выход - основание ; 3 выход - основание ; 5 выход - основание ; 6 выход - основание ), вторая группа выходов (1 выход - основание ; 2 выход - основание ; 4 выход - основание ; 7 выход - основание ) и установлены на основании управляющего воздействия, выработанного блоком 240 параметров буфера.

На фигуре 7 представлены предварительные результаты выполненных преобразований.

Сформированные избыточные блоки данных и поступают в блок 229.1 овеществления, в который поступают простые числа р=7, q=11 и осуществляется вычисление целого вещественного числа h:

6+6i≡h (mod 7+11i).

Получим h=64.

С переключателя 250 объединения к блокам шифртекста Ω₁, Ω₂, …, Ω_k добавляется вещественное число h и осуществляется формирование криптокодовых конструкций (помехоустойчивой последовательности шифрованного текста {4, 3, 7, 12, 13, 5, 7, 64}), подлежащих дальнейшей передачи по каналам связи в условиях деструктивных воздействий.

Будем полагать, что в криптокодовых конструкциях возникает однократная ошибка (искажается один блок данных {, 3, 7, 12, 13, 5, 7, 64}). Тогда в принятой помехоустойчивой последовательности шифрованного текста ошибочным является элемент , где - ошибочный элемент. На приемной стороне принимаемая криптокодовый преобразователем информации 50 помехоустойчивая последовательность шифрованного текста подлежит преобразованиям, в соответствии с которыми формируются исходные данные для блока 328 обнаружения и коррекции искажений. Также в блоке 328 обнаружения и коррекции искажений по заданным основаниям формируются таблицы допустимых ошибок, представленные на фиг. 5, фиг. 6. Также вещественный вычет h* подлежит в блоке 322 преобразованию в псевдокомплексное число

От принятой последовательности блоков шифртекста осуществляется формирование избыточных блоков данных

(10×7+2×7+16×13+4×5) mod 23 = 13;

(25×7+20×3+12×12+3×7) mod 29 = 23,

а затем в блоках 327.1, 327.2 вычисляются синдромы ошибок

(13-6) mod 23 = 7;

(23-6) mod 29 = 17.

Ненулевые синдромы позволяют сделать вывод о наличии искажений в принятой последовательности блоков шифртекста, а таблицы допустимых ошибок фиг. 5, фиг. 6, локализовать искажение по основаниям . Воспользуемся значениями указанными в таблицах (фиг. 5, фиг. 6), и вычислим значение , путем вычитания табличного значения из локализованного блока данных . Получим . Таким образом, процесс локализации и коррекции ошибок может происходить, пока обнаруживающая способность криптокодовых конструкций не будет превышена. При превышении корректирующих способностей криптокодовых конструкций на локализованные блоки данных (блоки данных вероятно содержащие искажения) в принятой последовательности направляется запрос на передающую сторону об их повторной передаче.

Исправленная последовательность блоков шифртекста через буфер 329 вывода шифртекста поступает на вход блока 329.1 расшифрования, в котором выполняется процедура обратного преобразования последовательности блоков шифртекста в последовательность блоков открытого текста. Расшифрованная последовательность блоков открытого текста поступает в буфер 329.2 вывода открытого текста, в котором осуществляется преобразование числовых значений в символы открытого текста, поступающие с блока (таблицы) 330 кодовых символов.

Приведенный пример показал, что способ и устройство помехоустойчивой обработки данных на основе криптокодовых конструкций в комплексной плоскости функционируют корректно, являются технически реализуемыми и позволяют решить поставленную задачу.

Изобретение относится к способу и устройству обеспечения помехоустойчивой обработки данных на основе криптокодовых конструкций в комплексной плоскости. Технический результат заключается в повышении помехоустойчивости обработки шифрованной информации. В заявленном решении подлежащая передаче информация, представленная в виде потока символов, поступает в криптокодовый преобразователь информации, в котором осуществляется его предварительная обработка и выполняется процедура блочного шифрования с нелинейными биективными преобразованиями с помощью итерационных ключей зашифрования. На основании полученной зашифрованной последовательности блоков шифртекста осуществляется формирование 1-го и 2-го избыточных блоков данных. Далее 1-й и 2-й избыточные блоки данных объединяются в единый проверочный блок данных. Сформированный проверочный блок данных в совокупности с информационной последовательностью блоков шифртекста поступают в канал связи. На приемной стороне криптокодовый преобразователь информации из принятой последовательности осуществляет формирование информационной последовательности блоков шифртекста и проверочного блока данных. Далее осуществляется преобразование принятого проверочного блока данных и формирование 1-го и 2-го избыточных блоков данных. Также на приемной стороне от принятой последовательности блоков шифртекста формируются 1-й и 2-й избыточные блоки данных. Далее от принятых избыточных блоков данных и выработанных на приемной стороне формируются синдромы ошибок, которые поступают в блок обнаружения и коррекции искажений. В данном блоке по предварительно вычисленным таблицам ошибок и полученным синдромам осуществляют обнаружение, локализацию и при необходимости восстановление искаженных блоков шифртекста. В случае превышения корректирующих способностей криптокодовых конструкций формируется запрос на повторную передачу искаженных блоков шифртекста, локализованных синдромом ошибок. Исправленная (восстановленная) информационная последовательность блоков шифртекста подвергается процедуре блочного расшифрования с нелинейными биективными преобразованиями с помощью итерационных ключей зашифрования, после чего осуществляется формирование потока символов принятой информации. 2 н.п. ф-лы, 7 ил.

1. Способ обеспечения помехоустойчивой обработки данных на основе криптокодовых конструкций в комплексной плоскости, заключающийся в том, что защита информации осуществляется представлением сообщения М в виде блоков фиксированной длины М={М₁||М₂||…||M_k}, применением k процедур зашифрования к блокам открытого текста M₁, М₂, …, M_k по соответствующему ключу κ_e,i (i=1, 2, …, k), вычислением от полученных блоков шифртекста Ω₁, Ω₂, …, Ω_k имитовставки Н по соответствующему ключу , представлением полученных блоков шифртекста и имитовставки Ω₁, Ω₂, …, Ω_k, Н в виде наименьших неотрицательных вычетов по сгенерированным, упорядоченным по величине, взаимно простым модулям m_i (i=1, 2, …, k), формированием информационного суперблока модулярного кода Ω₁, Ω₂, …, Ω_k, Н, выполнением операции расширения информационного суперблока модулярного кода и получением избыточного блока данных ω_k+1, представлением полученных имитовставки Н и избыточного блока данных ω_k+1 в виде псевдокомплексного числа ω_k+1 + Hi, реализацией процедуры овеществления с получением из псевдокомплексного числа ω_k+1 + Hi целого вещественного вычета h по соответствующему модулю и формированием криптокодовых конструкций - имитоустойчивой последовательности шифрованного текста, обеспечивающей контроль имитирующих воздействий злоумышленника и достоверное восстановление блоков шифртекста, отличающийся тем, что для выполнения операции расширения - вычисления 1-го и 2-го избыточных блоков данных (j=1, 2) используется последовательность блоков шифртекста Ω₁, Ω₂, …, Ω_k (k∈ : k≥2) или ее фрагменты в зависимости от установленных параметров, а для получения 1-го и 2-го избыточных блоков данных (j=1, 2) осуществляется подбор коэффициентов (j=1, 2) линейной формы в совокупности с процедурой формирования оснований (j=1, 2), при этом 1-й и 2-й избыточные блоки данных (j=1, 2) представляются как псевдокомплексное число которое подвергается процедуре овеществления с получением вещественного вычета h по соответствующему модулю и последующим формированием криптокодовых конструкций - помехоустойчивой последовательности шифрованного текста; на приемной стороне вещественный вычет h преобразуется в псевдокомплексное число а от принятой последовательности блоков шифртекста (k∈ : k≥2) или ее фрагментов вырабатываются 1-й и 2-й избыточные блоки данных (j=1, 2), а от принятых (j=1, 2) и выработанных (i=1, 2) избыточных блоков данных на приемной стороне образуется разность и формируется синдром ошибки δ^(j) (j=1, 2), при этом по заданным основаниям (j=1, 2) строятся таблицы допустимых ошибок, по которым с помощью синдромов ошибок δ^(j) (j=1, 2) осуществляется поиск, локализация и исправление ошибочных блоков данных в принятой последовательности по соответствующему основанию (i=1, 2, …, k; j=1, 2), при превышении корректирующих способностей криптокодовых конструкций формируется запрос на повторную передачу искаженных блоков шифртекста, локализованных синдромом ошибки.

2. Устройство обеспечения помехоустойчивой обработки данных на основе криптокодовых конструкций в комплексной плоскости, содержащее на передающей стороне криптокодовый преобразователь информации, состоящий из буфера ввода открытого текста, блока хранения управляющих параметров, процессора, реализующего функции, представленные в виде функциональных блоков: препроцессора открытого текста, блока шифрования, блока выработки имитовставки блока шифрования, генератора простых чисел, блока расширения модулярного кода, процессора ключей шифрования, буфера вывода имитовставки, блока овеществления, счетчика блоков текста; буфера вывода шифртекста, блока (таблицы) кодовых символов, буфера вывода избыточных блоков данных, коммутатора объединения, при этом буфер ввода открытого текста, вход которого является входом криптокодового преобразователя информации, на который поступает открытый текст, выход которого подключен к первому входу препроцессора открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, при этом к третьему входу препроцессора открытого текста подключен первый выход блока хранения управляющих параметров (N), выход препроцессора открытого текста подключен к первому входу блока шифрования, ко второму входу которого подключен второй выход блока хранения управляющих параметров (κ_е,i, - итерационные ключи зашифрования и формирования имитовставки, выработанные на основании секретного ключа ()), при этом первый выход блока шифрования подключен к входу буфера вывода блоков шифртекста, второй выход блока шифрования подключен к первой группе (первому входу) входов блока расширения модулярного кода, ко второй группе (второй, третий входы) входов которого подключен первый и второй выходы генератора простых чисел (информационных и избыточных), к входу которого подключен третий выход блока хранения управляющих параметров (N); выход блока расширения модулярного кода подключен к первому входу блока овеществления, ко второму входу которого подключен выход буфера вывода имитовставки, вход которого подключен к выходу блока выработки имитовставки блока шифрования; при этом к третьей группе (третий, четвертый входы) входов блока овеществления подключены третий и четвертый выходы генератора простых чисел; к четвертой группе (пятый и шестой входы) входов блока овеществления подключена группа (четвертый и пятый выходы) выходов блока хранения управляющих параметров (предвычисленные параметры р и q): при этом к третьей группе (четвертый, пятый, шестой входы) входов блока расширения модулярного кода подключена группа (шестой, седьмой, восьмой выходы) выходов блока хранения управляющих параметров (предвычисленные параметры B_i, m_i, m_k+1); выход буфера вывода блоков шифртекста и выход буфера вывода избыточных данных подключены к первому и второму входам коммутатора объединения, выход которого является выходом криптокодового преобразователя информации, с выхода которого сформированные криптокодовые конструкции (имитоустойчивая последовательность шифрованного текста) поступают в канал связи; счетчик блоков текста отслеживает номер обрабатываемого блока, а па приемной стороне - криптокодовый преобразователь информации, состоящий из коммутатора разделения, буфера ввода избыточных данных, блока хранения управляющих параметров, буфера ввода шифртекста, процессора, реализующего функции, представленные в виде функциональных блоков: препроцессора избыточных данных, генератора простых чисел, процессора ключей шифрования, препроцессора шифртекста, блока комплексификации, блока обнаружения и коррекции искажений, блока расшифрования, блока выработки имитовставки, блока расшифрования, счетчика блоков текста; буфера вывода открытого текста, блока (таблицы) кодовых символов, при этом первый выход коммутатора разделения подключен к входу буфера ввода избыточных данных, выход которого подключен к первому входу препроцессора избыточных данных, ко второму входу которого подключен первый выход блока хранения управляющих параметров (N), при этом выход препроцессора избыточных данных подключен к первому входу блока комплексификации, ко второй группе (второй, третий входы) входов которого подключен второй и третий выходы блока хранения управляющих параметров (р, q); к третьей группе (четвертый, пятый входы) входов блока комплексификации подключен первый и второй выходы генератора простых чисел, при этом первый выход блока комплексификации подключен к первому входу блока выработки имитовставки блока расшифрования шифртекста, выход которого подключен к первому входу блока обнаружения и коррекции искажений, ко второму входу которого подключен второй выход блока комплексификации; к третьей группе (третий, четвертый входы) входов блока обнаружения и коррекции искажений подключен третий и четвертый выходы генератора простых чисел (информационных и избыточных), к входу которого подключен четвертый выход блока хранения управляющих параметров (N); при этом второй выход коммутатора разделения подключен к входу буфера ввода блоков шифртекста, выход которого подключен к первому входу препроцессора шифртекста, ко второму входу которого подключен пятый выход блока хранения управляющих параметров (N); первый выход препроцессора шифртекста подключен ко второму входу блока выработки имитовставки блока расшифрования шифртекста, при этом второй выход препроцессора шифртекста подключен к четвертой группе (пятому входу) входов блока обнаружения и коррекции искажений, соответствующий выход которого подключен к первому входу блока расшифрования, ко второму входу которого подключен шестой выход блока хранения управляющих параметров (κ_d,i, ), к первому входу которого подключен процессор ключей шифрования, на вход которого поступает секретный ключ ()), при этом выход блока расшифрования подключен к первому входу буфера вывода блоков открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, выход которого является выходом криптокодового преобразователя информации, с выхода которого поступает открытый текст; при этом к пятой группе (шестой, седьмой, восьмой входы) входов блока обнаружения и коррекции искажений подключена группа (седьмой, восьмой, девятый выходы) выходов блока хранения управляющих параметров (предвычисленные параметры B_i, m_i, m_i+r); счетчик блоков текста отслеживает номер обрабатываемого блока, отличающееся тем, что на передающей стороне введены блок параметров буфера, переключатель, функциональные блоки процессора: блок формирования оснований , блок вычисления коэффициентов , блок формирования оснований , блок вычисления коэффициентов , промежуточный буфер, блок расширения , блок расширения , при этом буфер ввода открытого текста, вход которого является входом криптокодового преобразователя информации, на который поступает открытый текст, выход которого подключен к первому входу препроцессора открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, при этом к третьему входу препроцессора открытого текста подключен первый выход блока хранения управляющих параметров (N), выход препроцессора открытого текста подключен к первому входу блока шифрования, ко второму входу которого подключен выход процессора ключей шифрования (κ_е,i - итерационные ключи зашифрования, выработанные на основании секретного ключа ()), при этом первый выход блока шифрования подключен к входу буфера вывода блоков шифртекста, второй выход блока шифрования подключен к первому входу промежуточного буфера, ко второму входу которого подключен выход блока параметров буфера, формируемые на основании управляющего воздействия (ρ); первая группа (1, 2, …, k выходы) выходов промежуточного буфера подключена к первой группе (1, 2, …, k входы) входов блока расширения , ко второй группе (k+1, k+2 входы) входов которого подключены первый и второй выходы блока вычисления коэффициентов , первый и второй входы которого подключены к первому и второму выходам блока формирования оснований , к входу которого подключен второй выход блока хранения управляющих параметров (N); третий и четвертый выходы блока формирования оснований подключены к третьей группе (k+3, k+4 входы) входов блока расширения , выход которого подключен к первому входу блока овеществления; вторая группа (1, 2, …, k выходы) выходов промежуточного буфера подключена к первой группе (1, 2, …, k входы) входов блока расширения , ко второй группе (k+1, k+2 входы) входов которого подключены первый и второй выходы блока вычисления коэффициентов , первый и второй входы которого подключены к первому и второму выходам блока формирования оснований , к входу которого подключен второй выход блока хранения управляющих параметров (N); третий и четвертый выходы блока формирования оснований подключены к третьей группе (k+3, k+4 входы) входов блока расширения , выход которого подключен к первому входу блока овеществления; при этом к третьему и четвертому входам блока овеществления подключены первый и второй выходы блока формирования простых чисел (р, q), к входу которого подключен третий выход блока хранения управляющих параметров (N); выход буфера вывода блоков шифртекста и выход блока овеществления подключены к первому и второму входам переключателя, выход которого является выходом криптокодового преобразователя информации, с выхода которого сформированные криптокодовые конструкции (помехоустойчивая последовательность шифрованного текста) поступают в канал связи; счетчик блоков текста отслеживает номер обрабатываемого блока, а на приемной стороне введены блок параметров буфера, переключатель и функциональные блоки процессора: блок формирования оснований , блок вычисления коэффициентов , блок формирования оснований , блок вычисления коэффициентов , промежуточный буфер, блок расширения , блок расширения , блок вычисления синдрома ошибки δ⁽¹⁾, блок вычисления синдрома ошибки δ⁽²⁾, блок формирования запроса, при этом переключатель, вход которого является входом криптокодового преобразователя информации, на который из канала связи поступают криптокодовые конструкции - помехоустойчивая последовательность шифрованного текста, при этом первый выход переключателя подключен к первому входу блока обнаружения и коррекции искажений и к первому входу промежуточного буфера, ко второму входу которого подключен выход блока параметров буфера, формируемые на основании управляющего воздействия (ρ), к третьему входу промежуточного буфера подключен первый выход блока хранения управляющих параметров (N); первая группа (1, 2, …, k выходы) выходов промежуточного буфера подключена к первой группе (1, 2, …, k входы) входов блока расширения , ко второй группе (k+1, k+2 входы) входов которого подключены первый и второй выходы блока вычисления коэффициентов , первый и второй входы которого подключены к первому и второму выходам блока формирования оснований , третий и четвертый выходы блока формирования оснований подключены к третьей группе (k+3, k+4 входы) входов блока расширения , выход которого подключен к первому входу блока вычисления синдрома ошибки δ⁽¹⁾, ко второму входу которого подключен пятый выход блока формирования оснований , шестой и седьмой выходы блока формирования оснований подключены ко второму и третьему входам блока обнаружения и коррекции искажений, первый выход которого подключен к первому входу буфера вывода шифртекста; вторая группа (1, 2, …, k выходы) выходов промежуточного буфера подключена к первой группе (1, 2, …, k входы) входов блока расширения , ко второй группе (k+1, k+2 входы) входов которого подключены первый и второй выходы блока вычисления коэффициентов , первый и второй входы которого подключены к первому и второму выходам блока формирования оснований , третий и четвертый выходы блока формирования оснований подключены к третьей группе (k+3, k+4 входы) входов блока расширения , выход которого подключен к первому входу блока вычисления синдрома ошибки δ⁽²), ко второму входу которого подключен пятый выход блока формирования оснований , шестой и седьмой выходы блока формирования оснований подключены к четвертому и пятому входам блока обнаружения и коррекции искажений; при этом второй выход переключателя подключен к первому входу блока комплексификации, куда поступает из канала связи канала связи вещественный вычет h, ко второму и третьему входам блока комплексификации подключены первый и второй выходы блока формирования простых чисел (р, q), ко входу которого подключен второй выход блока хранения управляющих параметров (N), третий выход которого подключен к восьмому входу блока обнаружения и коррекции искажений; четвертый выход блока хранения управляющих параметров (N) подключены к входам блоков формирования оснований ; при этом первый и второй выходы блока комплексификации подключены к третьим входам блоков вычисления синдрома ошибки δ⁽¹⁾, δ⁽²⁾, выходы которых подключены к шестому и седьмому входам блока обнаружения и коррекции искажений, второй выход которого подключен к входу блока формирования запроса, с выхода которого направляется запрос на повторную передачу искаженных блоков шифртекста; выход буфера вывода шифртекста подключен к первому входу блока расшифрования, ко второму входу которого подключен процессор ключей шифрования (κ_d,i), на вход которого поступает секретный ключ ()), при этом выход блока расшифрования подключен к первому входу буфера вывода блоков открытого текста, ко второму входу которого подключен выход блока (таблицы) кодовых символов, выход которого является выходом криптокодового преобразователя информации, с выхода которого поступает открытый текст; счетчик блоков текста отслеживает номер обрабатываемого блока.