ОБЛАСТЬ ТЕХНИКИ
Изобретение относится к области вычислительной техники и может быть использовано для арбитража в многопроцессорных системах обработки информации для распараллеливания потока заявок.
ПРЕДШЕСТВУЮЩИЙ УРОВЕНЬ ТЕХНИКИ
Известно многоканальное устройство приоритета (RU №2415465 С2, МПК G06F 9/46, заявлен 01.06.2009, опубл. 27.03.2011, Бюл. №9), содержащее М каналов, каждый из которых содержит дешифратор, группу элементов И, первый и второй элементы ИЛИ, элемент И с прямым и инверсными входами, элемент задержки, группу кодовых входов приоритете, вход запроса и выход ответа, причем в каждом канале вход запроса соединен с входом элемента задержки, выход которого соединен со вторыми входами всех элементов И группы элементов И своего канала, группа кодовых входов канала соединена с группой входов дешифратора канала, а выход первого элемента ИЛИ является выходом ответа канала.
В данном устройстве введена дисциплина обслуживания запросов абонентов с абсолютными приоритетами, которые могут оперативно изменяться при перенастройке вычислительной системы. Недостатком данного устройства является задание только не одинаковых приоритетов
Известен арбитр приоритетов многоранговых запросов (RU №2649948 С1, МПК G06F 13/37, заявлен 15.05.2017, опубл. 05.04.2018, Бюл. №10), содержащий N групп внешних входов запросов IZ1, IZ2, …, IZN, каждая из которых содержит М разрядов ранга приоритета (высший ранг приоритета имеет старший М-ый разряд, старший приоритет имеет старшая группа IZN), первую группу из N внешних выходов указателей группы старшего приоритета U1, U2, …, UN, вторую группу из М внешних выходов указателей высшего ранга приоритета в группе OZ1, OZ2, …, OZM, группу из (N-2) элементов ИЛИ 41, 42, …, 4(N-2), первую группу из (N-1) элементов запрета И с одним инверсным входом 51, 52, …, 5(N-1), группу из М элементов ИЛИ-НЕ 61, 62, …, 6M, вторую группу из (М-1) элементов запрета И с одним инверсным входом 71, 72, …, 7(M-1), инвертор 8 и группу из N блоков каналов анализа приоритета 11, 12, …, 1N, каждый из которых содержит элемент ИЛИ 3 и группу из (М-1) элементов И 21, 22, …, 2(M-1), при этом каждый v-й элемент И 2v (v=1, 2, …, (М-1)) содержит (М-v+1) входов.
Недостатком данного устройства является отсутствие средств для анализа параметров требуемых параметров входных заявок и параметров каналов обработки задач.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, арбитр диспетчера задач (RU №2749151 С1, МПК G06F 13/37, G06F 9/50, заявлен 26.10.2020, опубл. 07.06.2021, Бюл. №16), содержащий внешнюю шину входной заявки IP и N внешних шин параметров каналов IC1, IC2, …, ICN, которые состоят из L групп параметров, N внешних шин занятости каналов IT1, IT2, …, ITN, каждая из которых содержит М разрядов ранга приоритета (высший ранг приоритета имеет младший нулевой разряд, старший приоритет имеет старший канал ITN), первую группу из N внешних выходов указателей канала старшего приоритета QU1, QU2, …, QUN и вторую группу из М внешних выходов указателей высшего ранга приоритета в канале OZ0, OZ1, …, OZ(M-1), N внутренних шин запросов IZ1, IZ2, …, IZN, каждая из которых содержит М разрядов приоритета, N разрядов внутренней шины состояния каналов S1, S2, …, SN, N разрядов внутренней шины готовности каналов K1, K2, …, KN и флаг готовности F, а также содержит группу из N блоков анализа параметров, каждый из которых содержит группу из L компараторов, и элемент И, группу из N блоков разрешения запросов, каждый из которых содержит первую группу из М элементов И, первую группу из М элементов ИЛИ, вторую группу из (М-1) элементов запрета И с инверсными входами, группу из N блоков анализа готовности каналов, каждый из которых содержит третью группу из (М-1) элементов И и первый элемент ИЛИ, а также второй элемент ИЛИ, вторую группу из (N-2) элементов ИЛИ и четвертую группу из (N-1) элементов запрета И с одним инверсным входом.
Недостатком данного устройства является отсутствие средств для сравнения рангов приоритетов обслуживаемых заявок и ранга приоритета входной заявки.
ЗАДАЧА ИЗОБРЕТЕНИЯ
Задача, на решение которой направлено предлагаемое изобретение, заключается в создании арбитра диспетчера задач для многопроцессорных систем обработки для параллельного анализа рангов приоритета текущих выполняемых задач, выявления канала с минимальным рангом и сравнения с рангом приоритета входной задачи.
Техническим результатом изобретения является расширение функциональных возможностей в части возможности параллельного выявления канала обработки с минимальным рангом приоритета и сравнения с рангом приоритета входной задачи.
КРАТКОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
Указанный технический результат при осуществлении изобретения достигается тем, что арбитр диспетчера задач параллельной структуры содержит N каналов обработки задач, внешнюю шину входной заявки IP и N внешних шин параметров каналов IC1, IC2, …, ICN, каждая из которых состоит из L групп параметров каналов, внешнюю шину приоритета входной заявки IPR, которая содержит m разрядов задания ранга приоритета (где m=] log2M [(] [- большее целое), М - количество рангов приоритета в диапазоне от 0 до (М-1), высший ранг приоритета имеет старший номер (М-1)), N внешних шин приоритетов каналов IК1, IК2, …, IКN каждая из которых содержит по m разрядов ранга приоритета (младший приоритет имеет младший первый канал, старший приоритет имеет старший N-й канал), N внутренних шин приоритетов каналов BZ1, BZ2, …, BZN в унитарном коде «1 из М», N разрядов внутренней шины S состояния каналов S1, S2, …, SN, внутреннюю шину рангов приоритета BV, которая содержит М разрядов, внутреннюю шину многоразрядного единичного кода младшего приоритета BW и внутреннюю шину входного приоритета в унитарном коде BPR, каждая и которых содержат по (М-1) разрядов, внутреннюю шину каналов младшего приоритета ВК, которая содержит N разрядов, первую группу из N внешних выходов QU1, QU2, …, QUN указателей канала младшего приоритета в коде «1 из N», вторую группу из М внешних выходов QZ0, QZ1, …, QZ(M-1) указателей младшего ранга приоритета в каналах в коде «1 из М», внешний флаг готовности QF и внешний флаг состояния QFS,
а также содержит группу из N блоков анализа параметров 11, 12, …, 1N, каждый из которых содержит группу из L компараторов 21, 22, …, 2L и элемент И 3, группу из N дешифраторов 41, 42, …, 4N, дешифратор входного приоритета 5, первую группу из М элементов ИЛИ 60, 61, …, 6(M-1), первую группу из (М-1) элементов запрета И с инверсными входами 71, 72, …, 7(M-1), группу из N блоков анализа готовности каналов 81, 82, …, 8N, каждый из которых содержит вторую группу из (М-1) элементов И 91, 92, …, 9(M-1) и первый элемент ИЛИ 10, третью группу из (N-1) элементов запрета И (AND) с инверсными входами 111, 112, …, 11(N-1), второй элемент И (AND) 12, вторую группу из (М-2) элементов ИЛИ 131, 132, …, 13(M-2), четвертую группу из (М-1) элементов И 141, 142, …, 14(M-1), второй элемент ИЛИ 15 и элемент ИЛИ-НЕ 16,
причем L групп параметров задачи внешней шины входной заявки IP соединены с первыми группами входов соответствующих одноименных компараторов 21, 22, …, 2L всех N блоков анализа параметров 11, 12, …, 1N, в каждом из которых вторые группы входов компараторов 21, 22, …, 2L соединены с соответствующими одноименными L группами соответствующих N внешних шин параметров каналов IC1, IC2, …, ICN, а также в каждом блоке анализа параметров 11, 12, …, 1N выходы компараторов 21, 22, …, 2L соединены с соответствующим элементом ИЗ, выходы которых являются соответствующими N разрядами S1, S2, …, SN внутренней шины состояния каналов S и подключены к соответствующим входам элемента ИЛИ-НЕ 16, а также соединены с входами разрешения работы одноименных дешифраторов из группы 41, 42, …, 4N, адресные входы которых соединены с одноименными внешними шинами приоритетов каналов из группы IК1, IК2, …, IКN,
выходы N дешифраторов из группы 41, 42, …, 4N являются соответствующими М разрядами одноименных N внутренних шин приоритетов каналов BZ1, BZ2, …, BZN, при этом М разрядов каждой из которых соединены с соответствующими одноименными входами одноименных N блоков анализа готовности каналов 81, 82, …, 8N, а также соединены с соответствующими входами одноименных элементов ИЛИ из первой группы 60, 61, …, 6(M-1), выходы которых являются соответствующими М разрядами внутренней шины рангов приоритета BV, у которой с первого разряда до (M-1)-го разряда соединены с первыми прямыми входами одноименных элементов первой группы из (М-1) элементов запрета И с инверсными входами 71, 72, …, 7(M-1), у которых инверсные входы j-го элемента 7j (j=1, 2, …, (М-1)) соединены с соответствующими к разрядами (k=0, 1, …, (j-1)) внутренней шины рангов приоритета BV,
одноименные входы М, (М+1), …, (2М-2) каждого из N блоков каналов анализа готовности каналов 81, 82, …, 8N соединены между собой, а также подключены к соответствующим выходам (М-1) элементов, начиная с первого до (M-1)-го элемента, из первой группы элементов И с инверсными входами 71, 72, …, 7(M-1),
выходы элементов И первой группы из (М-1) элементов запрета И с одним инверсным входом 71, 72, …, 7(M-1) являются соответствующими (М-1) выходами OZ1, OZ2, …, OZ(M-1) второй группы из М внешних выходов указателей младшего ранга приоритета в канале, а младшим нулевым выходом OZ0 является выход элемента ИЛИ 60,
кроме того с первого разряда до (М-2)-го разряда внутренней шины рангов приоритета BV соединены с первыми входами одноименных элементов ИЛИ из второй группы 131, 132, …, 13(M-2), вторые входы которых, начиная со второго 132 до (М-2)-го 13(M-2) элементов, соединены с выходами соответствующих предыдущих (М-3) элементов 131, 132, …, 13(M-3) из второй группы элементов ИЛИ, начиная с первого 131 до (М-3)-го 13(M-3) элементов, а второй вход первого элемента 131 из второй группы элементов ИЛИ соединен с нулевым разрядом внутренней шины рангов приоритета BV,
причем выходы (М-2) элементов ИЛИ из второй группы 131, 132, …, 13(M-2), являются соответствующими (М-2) разрядами внутренней шины многоразрядного единичного кода младшего приоритета BW, начиная с первого до (М-2)-го разряда, а нулевой разряд внутренней шины BW соединен с нулевым разрядом внутренней шины рангов приоритета BV,
внешняя шина приоритета входной заявки IPR подключена к группе адресных входов дешифратора входного приоритета 5, выходы которого являются соответствующими (М-1) разрядами внутренней шины BPR приоритета в унитарном коде, которые подключены к первым входам одноименных (M-1)-го элементов И четвертой группы 141, 142, …, 14(M-1), вторые входы которых соединены с соответствующими разрядами внутренней шины BW, начиная с нулевого до (М-2)-го разрядов, а выходы всех элементов И четвертой группы 141, 142, …, 14(M-1) соединены с соответствующими входами второго элемента ИЛИ 15, выход которого соединен с первыми прямыми входами элементов запрета И с инверсными входами из третьей группы 111, 112, …, 11(N-1) и первым входом второго элемента И 12, а также выход второго элемента ИЛИ 15 является внешним флагом готовности QF,
в каждом из N блоков 81, 82, …, 8N анализа готовности каналов (М-1) входов блока, начиная с первого входа до (М-1) входа, соединены с соответствующими первыми входами одноименных элементов И из второй группы из (М-1) элементов И 91, 92, …, 9(M-1) блока, у которых вторые входы соединены с соответствующими входами блока, начиная с М-го входа до (2М-2)-го входа, а выходы второй группы из (М-1) элементов И 91, 92, …, 9(M-1) блока и 0-й вход блока соединены с соответствующими входами первого элемента ИЛИ 10, выход которого является выходом соответствующего блока каналов анализа готовности каналов 81, 82, …, 8N, которые подключены к N разрядам внутренней шины каналов младшего приоритета ВК,
причем N-й разряд внутренней шины каналов младшего приоритета ВК соединен со вторым входом второго элемента И 12, первые (N-1) разрядов внутренней шины каналов младшего приоритета ВК, начиная с первого разряда до (N-1) разряда, соединены с первыми прямыми входами соответствующих одноименных (N-1) элементов И с инверсными входами из третьей группы 111, 112, …, 11(N-1), у которых инверсные входы h-го элемента 11h (h=(1, 2, (N-1)) соединены с соответствующими Кр разрядами внутренней шины каналов младшего приоритета ВК (p=(h+1), (h+2) , …, N), при этом выходы (N-1) элементов И с инверсными входами из третьей группы 111, 112, …, 11(N-1) являются младшими (N-1) разрядами первой группы из N внешних выходов указателей канала младшего приоритета QU1, QU2, …, QU(N-1), а старшим N-м разрядом указателей канала QUN является выход второго элемента И 12.
КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ
На фиг. 1 представлена схема предлагаемого арбитра диспетчера задач параллельной структуры для N каналов обработки задач, входного приоритета IPR и N внешних шин приоритетов каналов IК1, IК2, …, IКN содержащих двоичные коды М рангов приоритета, шины входных заявок IP и внешних шин IК1, IК2, …, IКN параметров N каналов обработки задач содержащих по L групп параметров каналов (высший ранг имеет старший номер приоритета (М-1), старший приоритет имеет старший N-й канал).
На фиг. 1 и в тексте введены следующие обозначения:
N - количество каналов обработки задач;
IP - внешняя шина входной заявки, содержащая L групп параметров задачи
IC1, IC2, …, ICN - внешние шины параметров N каналов обработки задач,
содержащие по L групп параметров каналов;
IPR - внешняя шина приоритета входной заявки, содержащая m разрядов;
М - количество рангов приоритета в диапазоне от 0 до (М-1);
m - разрядность ранга приоритета, где m=] log2M [(] [- большее целое); (высший ранг приоритета имеет старший номер (М-1), младший ранг при нулевом значении соответствует отсутствию входного запроса или канал не занят обслуживанием);
IК1, IК2, …, IКN - N внешних шин приоритетов каналов, каждая из которых содержит по m разрядов ранга приоритета (младший приоритет имеет младший первый канал IК1, старший приоритет имеет старший N-й канал IКN);
BZ1, BZ2, …, BZN - N внутренних шин приоритетов каналов в унитарном коде «1 из М» (высший ранг приоритета имеет младший нулевой разряд, старший приоритет имеет старшая группа BZN);
S1, S2, …, S4 (SN) - N разрядов внутренней шины состояния каналов;
BV - внутренняя шина рангов приоритета, содержащая М разрядов;
BW - внутренняя шина многоразрядного единичного кода младшего приоритета, содержащая (М-1) разряд;
BPR - внутренняя шина входного приоритета в унитарном коде, содержащая (М-1) разрядов;
ВК - внутренняя шина каналов младшего приоритета, содержащая N разрядов;
QU1, QU2, …, QUN - первая группа из N внешних выходов указателей канала младшего приоритета в коде «1 из N»,
QZ0, QZ1, …, QZ(M-1) - вторая группа из M внешних выходов указателей младшего ранга приоритета в каналах в коде «1 из М»,
QF - внешний флаг готовности;
QFS - внешний флаг состояния;
Е - вход разрешения работы дешифратора;
11, 12, …, 1N - группа из N блоков анализа параметров;
21, 22, …, 2L - группа из L компараторов (СОМР) каждого блока анализа параметров 11, 12, …, 1N,
3 - первый элемент И (AND) каждого блока каналов анализа параметров 11, 12, …, 1N, 41, 42, …, 4N - группа из N дешифраторов (DC) с входом разрешения работы Е;
5 - дешифратор (DC) входного приоритета;
60, 61, …, 6(M-1) - первая группа из М элементов ИЛИ (OR);
71, 72, …, 7(M-1) - первая группа из (M-1)-го элементов запрета И (AND) с инверсными входами;
81, 82, …, 8N - группа из N блоков анализа готовности каналов;
91, 92, …, 9(M-1) - вторая группа из (М-1) элементов И (AND) каждого блока анализа готовности каналов 81, 82, …, 8N;
10 - первый элемент ИЛИ (OR) каждого блока анализа готовности каналов 81, 82, …, 8N; 111, 112, …, 11(N-1) - третья группа из (N-1) элементов запрета И (AND) с инверсными входами;
12 - второй элемент И (AND);
131, 132, …, 13(M-2) - вторая группа из (М-2) элементов ИЛИ (OR);
141, 142, …, 14(M-1) - четвертая группа из (М-1) элементов И (AND);
15 - второй элемент ИЛИ (OR);
16 - элемент ИЛИ-НЕ (NOR).
Предлагаемый арбитр диспетчера задач параллельной структуры содержит N каналов обработки задач, внешнюю шину входной заявки IP и N внешних шин параметров каналов IC1, IC2, …, ICN, каждая из которых состоит из L групп параметров каналов, внешнюю шину приоритета входной заявки IPR, которая содержит m разрядов задания ранга приоритета (где m=] log2M [(] [- большее целое), М - количество рангов приоритета в диапазоне от 0 до (М-1), высший ранг приоритета имеет старший номер (М-1)), N внешних шин приоритетов каналов IК1, IК2, …, IКN каждая из которых содержит по m разрядов ранга приоритета (младший приоритет имеет младший первый канал, старший приоритет имеет старший N-й канал), N внутренних шин приоритетов каналов BZ1, BZ2, …, BZN в унитарном коде «1 из М», N разрядов внутренней шины S состояния каналов S1, S2, …, SN, внутреннюю шину рангов приоритета BV, которая содержит М разрядов, внутреннюю шину многоразрядного единичного кода младшего приоритета BW и внутреннюю шину входного приоритета в унитарном коде BPR, каждая и которых содержат по (М-1) разрядов, внутреннюю шину каналов младшего приоритета ВК, которая содержит N разрядов, первую группу из N внешних выходов QU1, QU2, …, QUN указателей канала младшего приоритета в коде «1 из N», вторую группу из М внешних выходов QZ0, QZ1, …, QZ(M-1) указателей младшего ранга приоритета в каналах в коде «1 из М», внешний флаг готовности QF и внешний флаг состояния QFS.
Предлагаемый арбитр диспетчера также содержит группу из N блоков анализа параметров 11, 12, …, 1N, каждый из которых содержит группу из L компараторов 21, 22, …, 2L и элемент И 3, группу из N дешифраторов 41, 42, …, 4N, дешифратор входного приоритета 5, первую группу из М элементов ИЛИ 60, 61, …, 6(M-1), первую группу из (М-1) элементов запрета И с инверсными входами 71, 72, …, 7(M-1), группу из N блоков анализа готовности каналов 81, 82, …, 8N, каждый из которых содержит вторую группу из (М-1) элементов И 91, 92, …, 9(M-1) и первый элемент ИЛИ 10, третью группу из (N-1) элементов запрета И (AND) с инверсными входами 111, 112, …, 11(N-1), второй элемент И (AND) 12, вторую группу из (М-2) элементов ИЛИ 131, 132, …, 13(M-2), четвертую группу из (М-1) элементов И 141, 142, …, 14(M-1), второй элемент ИЛИ 15 и элемент ИЛИ-НЕ 16.
Причем L групп параметров задачи внешней шины входной заявки IP соединены с первыми группами входов соответствующих одноименных компараторов 21, 22, …, 2L всех N блоков анализа параметров l1, l2, …, 1N, в каждом из которых вторые группы входов компараторов 21, 22, …, 2L соединены с соответствующими одноименными L группами соответствующих N внешних шин параметров каналов IC1, IC2, …, ICN. Также в каждом блоке анализа параметров 11, 12, …, 1N выходы компараторов 21, 22, …, 2L соединены с соответствующим элементом И3, выходы которых являются соответствующими N разрядами S1, S2, …, SN внутренней шины состояния каналов S и подключены к соответствующим входам элемента ИЛИ-НЕ 16, а также соединены с входами разрешения работы одноименных дешифраторов из группы 41, 42, …, 4N, адресные входы которых соединены с одноименными внешними шинами приоритетов каналов из группы IК1, IК2, …, IКN.
Выходы N дешифраторов из группы 41, 42, …, 4N являются соответствующими М разрядами одноименных N внутренних шин приоритетов каналов BZ1, BZ2, …, BZN, при этом М разрядов каждой из которых соединены с соответствующими одноименными входами одноименных N блоков анализа готовности каналов 81, 82, …, 8N, а также соединены с соответствующими входами одноименных элементов ИЛИ из первой группы 60, 61, …, 6(M-1), выходы которых являются соответствующими М разрядами внутренней шины рангов приоритета BV, у которой с первого разряда до (M-1)-го разряда соединены с первыми прямыми входами одноименных элементов первой группы из (М-1) элементов запрета И с инверсными входами 71, 72, …, 7(M-1), у которых инверсные входы j-го элемента 7j (j=1, 2, …, (М-1)) соединены с соответствующими k разрядами (k=0, 1, …, (j-1)) внутренней шины рангов приоритета BV.
Одноименные входы М, (М+1), …, (2М-2) каждого из N блоков каналов анализа готовности каналов 81, 82, …, 8N соединены между собой, а также подключены к соответствующим выходам (М-1) элементов, начиная с первого до (M-1)-го элемента, из первой группы элементов И с инверсными входами 71, 72, …, 7(M-1).
Выходы элементов И первой группы из (М-1) элементов запрета И с одним инверсным входом 71, 72, …, 7(M-1) являются соответствующими (М-1) выходами OZ1, OZ2, …, OZ(M-1) второй группы из М внешних выходов указателей младшего ранга приоритета в канале, а младшим нулевым выходом OZ0 является выход элемента ИЛИ 60.
Кроме того с первого разряда до (М-2)-го разряда внутренней шины рангов приоритета BV соединены с первыми входами одноименных элементов ИЛИ из второй группы 131, 132, …, 13(M-2), вторые входы которых, начиная со второго 132 до (М-2)-го 13(M-2) элементов, соединены с выходами соответствующих предыдущих (М-3) элементов 131, 132, …, 13(M-3) из второй группы элементов ИЛИ, начиная с первого 131 до (М-3)-го 13(M-3) элементов, а второй вход первого элемента 131 из второй группы элементов ИЛИ соединен с нулевым разрядом внутренней шины рангов приоритета BV.
Причем выходы (М-2) элементов ИЛИ из второй группы 131, 132, …, 13(M-2), являются соответствующими (М-2) разрядами внутренней шины многоразрядного единичного кода младшего приоритета BW, начиная с первого до (М-2)-го разряда, а нулевой разряд внутренней шины BW соединен с нулевым разрядом внутренней шины рангов приоритета BV.
Внешняя шина приоритета входной заявки IPR подключена к группе адресных входов дешифратора входного приоритета 5, выходы которого являются соответствующими (М-1) разрядами внутренней шины BPR приоритета в унитарном коде, которые подключены к первым входам одноименных (M-1)-го элементов И четвертой группы 141, 142, …, 14(M-1), вторые входы которых соединены с соответствующими разрядами внутренней шины BW, начиная с нулевого до (М-2)-го разрядов. Выходы всех элементов И четвертой группы 141, 142, …, 14(M-1) соединены с соответствующими входами второго элемента ИЛИ 15, выход которого соединен с первыми прямыми входами элементов запрета И с инверсными входами из третьей группы 111, 112, …, 11(N-1) и первым входом второго элемента И 12, а также выход второго элемента ИЛИ 15 является внешним флагом готовности QF.
В каждом из N блоков 81, 82, …, 8N анализа готовности каналов (М-1) входов блока, начиная с первого входа до (М-1) входа, соединены с соответствующими первыми входами одноименных элементов И из второй группы из (М-1) элементов И 91, 92, …, 9(M-1) блока, у которых вторые входы соединены с соответствующими входами блока, начиная с М-го входа до (2М-2)-го входа. Выходы второй группы из (М-1) элементов И 91, 92, …, 9(M-1) блока и 0-й вход блока соединены с соответствующими входами первого элемента ИЛИ 10, выход которого является выходом соответствующего блока каналов анализа готовности каналов 81, 82, …, 8N, которые подключены к N разрядам внутренней шины каналов младшего приоритета ВК.
Причем N-й разряд внутренней шины каналов младшего приоритета ВК соединен со вторым входом второго элемента И 12, первые (N-1) разрядов внутренней шины каналов младшего приоритета ВК, начиная с первого разряда до (N-1) разряда, соединены с первыми прямыми входами соответствующих одноименных (N-1) элементов И с инверсными входами из третьей группы 111, 112, …, 11(N-1), у которых инверсные входы h-го элемента 11h (h=(1, 2, …, (N-1)) соединены с соответствующими Кр разрядами внутренней шины каналов младшего приоритета ВК (p=(h+1), (h+2), …, N). При этом выходы (N-1) элементов И с инверсными входами из третьей группы 111, 112, …, 11(N-1) являются младшими (N-1) разрядами первой группы из N внешних выходов указателей канала младшего приоритета QU1, QU2, …, QU(N-1), а старшим N-м разрядом указателей канала QUN является выход второго элемента И 12.
ПОДРОБНОЕ ОПИСАНИЕ СУЩНОСТИ ИЗОБРЕТЕНИЯ
Принцип работы предлагаемого устройства состоит в следующем. В предлагаемом устройстве входная заявка на внешней шине IP содержит L групп требуемых параметров для исполнения вычислительной задачи - объем памяти для ввода и вывода информации, наличие соответствующих программ для алгоритма обработки вычислительной задачи. Предлагаемый арбитр диспетчера задач в N блоках анализа параметров 11, 12, …, 1N проверяет возможность обслуживания заявок путем сравнения L групп требуемых параметров для задачи на внешней шине IP и соответствующих L групп параметров каналов обработки задач, поступающим по шинам IC1, IC2, …, ICN. При соответствии всех параметров L групп по каналам формируются единичные значения в соответствующих N разрядах внутренней шины состояния каналов S1, S2, …, SN или нулевые значения при не соответствии параметров. При нулевых значениях всех разрядов шины состояния каналов S1, S2, …, SN на инверсном выходе элемента ИЛИ-НЕ 16 формируется единичное значение флага состояния QFS=1 - не соответствие параметров входной заявки IP параметрам во всех N каналах обработки заявок.
Одновременно по внешним шинам приоритетов N каналов IК1, IК2, …, IКN поступают двоичные номера приоритета обслуживаемых предыдущих заявок, которые в группе 41, 42, …, 4N из N дешифраторов (DC) преобразуются в соответствующие унитарные коды «1 из М» (высший ранг приоритета имеет старший номер (М-1), младший ранг при нулевом значении соответствует свободному каналу, не занятому обслуживанием), которые передаются на соответствующие одноименные внутренние шины приоритетов каналов BZ1, BZ2, …, BZN. Кроме того вход разрешения работы Е каждого дешифратора 41, 42, …, 4N соединен с соответствующим одноименным разрядом внутренней шины состояния каналов S1, S2, …, SN. Поэтому при нулевом значении соответствующего разряда шины состояния каналов S1, S2, …, SN на выходах всех разрядов соответствующего дешифратора устанавливаются нулевые значения.
Далее на выходах первой группы элементов ИЛИ 60, 61, …, 6(M-1) формируются единичные значения соответствующие номерам рангов приоритетов обслуживаемых предыдущих заявок, которые передаются на соответствующие разряды внутренней шины рангов приоритета BV, по которым в первой группа 71, 72, …, 7(M-1) из (M-1)-го элементов запрета И (AND) с инверсными входами определяется младший приоритет (ранг) и формируется номер ранга в унитарном коде «1 из М», который передается на вторую группу из М внешних выходов указателей младшего ранга приоритета в каналах QZ0, QZ1, …, QZ(M-1) или нулевой код, если параметры всех каналов не соответствуют параметрам входной заявки IP.
Далее в соответствии со значениями разрядов внутренней шины рангов приоритета BV на выходах второй группы 131, 132, 13(M-2) из (М-2) элементов ИЛИ (OR) формируется ряд единичных значений, которые передаются на внутреннюю шину BW многоразрядного единичного кода младшего приоритета, начиная с разряда соответствующего младшему обслуживаемому приоритету до (М-2) разряда.
Одновременно двоичный код приоритета входной заявки с внешней шины IPR преобразуется на дешифраторе (DC) 5 входного приоритета в унитарный код «1 из М», который передается на внутреннюю шину приоритета BPR, по которому в четвертой группе 141, 142, …, 14(м-1) из (М-1) элементов И (AND) осуществляется сравнение входного приоритета IPR с приоритетом обслуживаемых заявок в каналах с внутренней шины BW и формируется единичное значение на выходе соответствующего элемента из группы 141, 142, …, 14(M-1), если входной приоритета IPR превышает приоритет обслуживаемых заявок в каналах. При этом формируется единичное значение флага готовности QF=1. Если значение двоичного кода приоритета входной заявки IPR равно или меньше кода приоритета обслуживаемых заявок, то формируется нулевое значение флага готовности QF=0.
В блоках анализа готовности каналов 81, 82, …, 8N, на основании младшего ранга приоритета в канале QZ0, QZ1, …, QZ(M-1), на выходах формируются единичные значения на разрядах внутренней шины ВК готовности каналов к обслуживанию, по которым проводится поиск канала готовности к обслуживанию с наименьшим приоритетом в третьей группе 111, 112, …, 11(N-1) из (N-1) элементов запрета И (AND) с инверсными входами и второй элемент И (AND) 12 (старший приоритет имеет старший N-й канал). При этом при единичном значении флага готовности QF=1, в первой группе внешних выходах указателей канала младшего приоритета QU1, QU2, …, QUN формируется результат в виде унитарного коде «1 из N» (единичное значение на одном из разрядов выходов). Если приоритет входной заявки IPR равен или меньше кода приоритета обслуживаемых заявок, то формируется нулевое значение флага готовности QF=0, запрещается работа третьей группы 111, 112, …, 11(N-1) из (N-1) элементов запрета И (AND) с инверсными входами и второго элемента И (AND) 12. и на группе внешних выходах указателей канала младшего приоритета QUI, QU2, …, QUN формируются нулевые значения.
Предлагаемое устройство работает следующим образом.
В предлагаемом устройстве входная заявка на внешней шине приоритета входной заявки IPR содержит m разрядов двоичного кода задания ранга приоритета в диапазоне от 0 до (М-1) (высший ранг приоритета имеет старший номер (М-1), младший ранг при нулевом значении соответствует отсутствию входного запроса). Одновременно на внешнюю шину IP поступают L групп требуемых параметров входной заявки для исполнения вычислительной задачи и от N каналов обработки по внешним шинам IC1, IC2, …, ICN поступают по L групп параметров каналов - объем памяти для ввода и вывода информации, наличие соответствующих программ для алгоритма обработки вычислительной задачи.
Предлагаемый арбитр диспетчера задач в N блоках анализа параметров 11, 12, …, 1N проверяет возможность обслуживания заявок путем сравнения L групп требуемых параметров для задачи на внешней шине IP и соответствующих L групп параметров каналов обработки задач, поступающим по шинам IC1, IC2, …, ICN. При соответствии всех параметров L групп по каналам формируются единичные значения в соответствующих N разрядах внутренней шины состояния каналов S1, S2, …, SN или нулевые значения при не соответствии параметров. Если нулевые значения установлены во всех разрядах шины состояния каналов S1, S2, …, SN, то на инверсном выходе элемента ИЛИ-НЕ 16 формируется единичное значение флага состояния QFS=1 - не соответствие параметров входной заявки IP параметрам во всех N каналах обработки заявок.
Одновременно по внешним шинам приоритетов N каналов IК1, IК2, …, IКN поступают двоичные номера приоритетов обслуживаемых предыдущих заявок, которые в группе 41, 42, …, 4N из N дешифраторов (DC) преобразуются в соответствующие унитарные коды «1 из М» (высший ранг приоритета имеет старший номер (М-1), младший ранг при нулевом значении соответствует свободному каналу, не занятому обслуживанием).
В таблице 1 приведены тестовые примеры формирования первой группы выходов указателей канала младшего приоритета QU1, QU2, …, QU4 и второй группы выходов указателей младшего ранга приоритета QZ0, QZ1, …, QZ3 для N=4 каналов обработки, каждый из которых содержит М=4 уровня (ранга) приоритета обработки заявок (младший ранг приоритета имеет младший нулевой разряд QZ0, старший приоритет имеет старший 4-й канал QU4).
В тесте №1 значения параметров L групп входной заявки IP не соответствуют параметрам L групп всех каналов IC1, IC2, …, IC4, поэтому нулевые значения формируются во всех N=4 разрядах внутренней шины состояния каналов S1, S2, …, S4 и далее формируется единичное значение флага состояния QFS=T - не соответствие параметров входной заявки IP параметрам всех N каналов обработки заявок. Одновременно поступают соответствующие двоичные значения кодов рангов приоритетов в каналах уже обслуживаемых заявок по шинам IК1, IК2, …, IК4, для которых, при нулевых значениях разрядов шины состояния каналов S1, S2, …, S4, на выходах группы 41, 42, …, 4N из N дешифраторов (DC) устанавливаются нулевые значения, которые передаются на внутренние шины приоритетов каналов BZ1, BZ2, …, BZ4 и далее на внутреннюю шину рангов приоритета BV[3-0]=0000, на внутреннюю шину многоразрядного единичного кода младшего приоритета BW[2-0]=000 и на внутреннюю шину готовности каналов к обслуживанию ВК[4-1]=0000. Далее нулевые значения формируются на второй группе выходов указателей младшего ранга приоритета QZ0, QZ1, …, QZ3. Для приоритета входной заявки IPR=2 на выходах дешифратора 5 формируется унитарный код BPR[3-1]=010, но при нулевых разрядах на внутренней шине BW[2-0]=000 на выходах четвертой группы 141, 142, 143 из (М-1)=3 элементов И (AND) формируются также нулевые значения. Поэтому устанавливается нулевое значение внешнего флага готовности QF=0, что соответствует запрету обращения по всем каналам, а также формируется код «0000» на первой группе внешних выходах указателей канала младшего приоритета QUI, QU2, …, QU4.
В тесте №2 значения параметров L групп входной заявки IP соответствуют параметрам L групп во всех каналах IC1, IC2, …, IC4, поэтому единичные значения формируются во всех N=4 разрядах внутренней шины состояния каналов S1, S2, …, S4 и далее формируется нулевое значение флага состояния QFS=0 - соответствие параметров входной заявки IP параметрам каналов обработки заявок. Одновременно поступают нулевые значения кодов рангов приоритетов каналов по шинам IК1, IК2, …, IК4, что соответствует отсутствию обрабатываемых заявок в каналах. Далее на выходах группы 41, 42, …, 44 из N дешифраторов (DC) устанавливаются коды «0001», соответствующие нулевым приоритетам, которые передаются на внутренние шины приоритетов каналов BZ1, BZ2, …, BZ4. При этом далее формируются соответствующие коды на внутренней шине рангов приоритета BV[3-0]=0001, на внутренней шине многоразрядного единичного кода младшего приоритета BW[2-0]=111, на второй группе выходов указателей младшего ранга приоритета QZ[3-0]=0001 и далее на выходах группы из N=4 блоков анализа готовности каналов 81, 82, …, 84 и на внутренней шине каналов младшего приоритета устанавливается код ВК[4-1]=1111, соответствующий возможности обработки поступившей заявки во всех четырех каналах. Одновременно для приоритета входной заявки IPR=0 на выходах дешифратора 5 формируется унитарный код BPR[3-1]=000 - отсутствие входной заявки. Поэтому на выходах четвертой группы 141, 142, 143 из (М-1)=3 элементов И (AND) формируются нулевые значения и устанавливается нулевое значение внешнего флага готовности QF=0, что соответствует запрету обращения по всем каналам, а также формируется код «0000» на первой группе внешних выходах указателей канала младшего приоритета QU1, QU2, …, QU4.
В тесте №3 значения параметров L групп входной заявки IP соответствуют параметрам L групп всех каналов IC1, IC2, …, IC4, поэтому единичные значения формируются во всех N=4 разрядах внутренней шины состояния каналов S1, S2, …, S4 и далее формируется нулевое значение флага состояния QFS=0 - соответствие параметров входной заявки IP параметрам каналов обработки заявок. Одновременно поступают нулевые значения кодов рангов приоритетов каналов по шинам IК1, IК2, …, IК4, что соответствует отсутствию обрабатываемых заявок в каналах. Далее на выходах группы 41, 42, …, 44 из N дешифраторов (DC) устанавливаются коды «0001», соответствующие нулевым приоритетам, которые передаются на внутренние шины приоритетов каналов BZ1, BZ2, …, BZ4. При этом далее формируются соответствующие коды на внутренней шине рангов приоритета BV[3-0]=0001, на внутренней шине многоразрядного единичного кода младшего приоритета BW[2-0]=111 и на второй группе выходов указателей младшего ранга приоритета QZ[3-0]=0001, соответствующий нулевому рангу приоритета. Далее на выходах группы из N=4 блоков анализа готовности каналов 81, 82, …, 84 и на внутренней шине каналов младшего приоритета устанавливается код ВК[4-1]=1111, соответствующий возможности обработки поступившей заявки во всех четырех каналах. Одновременно для приоритета входной заявки IPR=1 на выходах дешифратора 5 формируется унитарный код BPR[3-1]=001. Поэтому далее единичное значение формируется на выходе первого элемента 141 четвертой группы 141, 142, 143 из (М-1)=3 элементов И (AND) и устанавливается единичное значение флага готовности QF=1 (так как код приоритета IPR=1 входной заявки больше нулевого кода приоритета обслуживаемых заявок QZ[3-0]=0001) и на выходах указателей канала младшего приоритета QU1, QU2, …, QU4, на основании значений кода с внутренней шины каналов младшего приоритета ВК[4-1]=1111, формируется унитарный код «1000» (единичное значение соответствует старшему четвертому каналу QU4=1).
В тесте №4 значения параметров L групп входной заявки IP не соответствуют параметрам L групп в третьем канале S3=0 и соответствуют параметрам в первом S1=1, втором S2=1 и четвертом S4=1 каналах и формируется нулевое значение флага состояния QFS=0 - соответствие параметров входной заявки IP параметрам каналов обработки заявок. Одновременно поступают соответствующие значения кодов рангов приоритетов каналов по шинам IК1=0, IК2=1, IК3=0, IК4=3, которые передаются на группу 41, 42, …, 44 из N=4 дешифраторов (DC), на выходах которых формируются соответствующие унитарные коды, которые далее передаются на группу внутренних шин приоритетов каналов: BZ1[3-0]=0001, BZ2[3-0]=0010, BZ3[3-0]=0000, BZ4[3-0]=1000. При этом на шине BZ3 установлены нулевые значения, так как L групп входной заявки IP не соответствуют параметрам L групп в третьем канале S3=0. При этом далее формируются соответствующие коды на внутренней шине рангов приоритета BV[3-0]=1011 (обслуживаются заявки нулевого, первого и третьего приоритетов), на внутренней шине многоразрядного единичного кода младшего приоритета BW[2-0]=111 и на второй группе выходов указателей младшего ранга приоритета QZ[3-0]=0001, соответствующий нулевому рангу приоритета. Далее на выходах группы из N=4 блоков анализа готовности каналов 81, 82, …, 84 и на внутренней шине каналов младшего приоритета устанавливается код ВК[4-1]=0001, соответствующий возможности обработки поступившей заявки в первом канале. Одновременно для приоритета входной заявки IPR=2 на выходах дешифратора 5 формируется унитарный код BPR[3-1]=010. Поэтому единичное значение формируется на выходе второго элемента 142 четвертой группы 141, 142, 143 из (М-1)=3 элементов И (AND) и устанавливается единичное значение флага готовности QF=1 (так как код приоритета IPR=2 входной заявки больше нулевого кода приоритета обслуживаемых заявок QZ[3-0]=0001) и на выходах указателей канала младшего приоритета QU1, QU2, …, QU4, на основании значений кода с внутренней шины каналов младшего приоритета ВК[4-1]=0001, формируется унитарный код «0001» (единичное значение соответствует младшему первому каналу QU1=1).
В тесте №5 значения параметров L групп входной заявки IP соответствуют параметрам L групп всех каналов IC1, IC2, …, IC4, поэтому единичные значения формируются во всех N=4 разрядах внутренней шины состояния каналов S1, S2, …, S4 и далее формируется нулевое значение флага состояния QFS=0 - соответствие параметров входной заявки IP параметрам каналов обработки заявок. Одновременно поступают соответствующие значения кодов рангов приоритетов каналов по шинам 1К1=3, 1К2=1, 1К3=2, 1К4=2, которые передаются на группу 4i, 42, 44 из N=4 дешифраторов (DC), на выходах которых формируются соответствующие унитарные коды, которые далее передаются на группу внутренних шин приоритетов каналов: BZ1 [3-0]=1000, BZ2[3-0]=0010, BZ3[3-0]=0100, BZ4[3-0]=0100. При этом далее формируются соответствующие коды на внутренней шине рангов приоритета BV[3-0]=1110 (обслуживаются заявки первого, второго и третьего приоритетов), на внутренней шине многоразрядного единичного кода младшего приоритета BW[2-0]=110 и на второй группе выходов указателей младшего ранга приоритета QZ[3-0]=0010, соответствующий первому рангу приоритета. Далее на выходах группы из N=4 блоков анализа готовности каналов 81, 82, …, 84 и на внутренней шине каналов младшего приоритета устанавливается код ВК[4-1]=0010, соответствующий возможности обработки поступившей заявки во втором канале. Одновременно для приоритета входной заявки IPR=3 на выходах дешифратора 5 формируется унитарный код BPR[3-1]=100. Поэтому единичное значение формируется на выходе третьего элемента 14з четвертой группы 141, 142, 143 из (М-1)=3 элементов И (AND) и устанавливается единичное значение флага готовности QF=1 (так как код приоритета IPR=3 входной заявки больше первого кода приоритета обслуживаемых заявок QZ[3-0]=0010) и на выходах указателей канала младшего приоритета QU1, QU2, …, QU4, на основании значений кода с внутренней шины каналов младшего приоритета ВК[4-1]=0010, формируется унитарный код «0010» (единичное значение соответствует второму каналу QU2=1).
В тесте №6 значения параметров L групп входной заявки IP не соответствуют параметрам L групп в первом канале S1=0 и соответствуют параметрам во втором S1=1, третьем S3=1 и четвертом S4=1 каналах и формируется нулевое значение флага состояния QFS=0 - соответствие параметров входной заявки IP параметрам каналов обработки заявок. Одновременно поступают соответствующие значения кодов рангов приоритетов каналов по шинам IК1=3, IК2=1, IК3=2, IК4=1, которые передаются на группу 41, 42, …, 44 из N=4 дешифраторов (DC), на выходах которых формируются соответствующие унитарные коды, которые далее передаются на группу внутренних шин приоритетов каналов: BZ1 [3-0]=0000, BZ2[3-0]=0010, BZ3[3-0]=0100, BZ4[3-0]=0010. При этом на шине BZ1 установлены нулевые значения, так как L групп входной заявки IP не соответствуют параметрам L групп в первом канале S 1=0. При этом далее формируются соответствующие коды на внутренней шине рангов приоритета BV[3-0]=1110 (обслуживаются заявки первого, второго и третьего приоритетов), на внутренней шине многоразрядного единичного кода младшего приоритета BW[2-0]=110 и на второй группе выходов указателей младшего ранга приоритета QZ[3-0]=0010, соответствующий первому рангу приоритета. Далее на выходах группы из N=4 блоков анализа готовности каналов 81, 82, …, 84 и на внутренней шине каналов младшего приоритета устанавливается код ВК[4-1]=1010, соответствующий возможности обработки поступившей заявки во втором и четвертом каналах в которых обрабатываются заявки с первым рангом. Одновременно для приоритета входной заявки IPR=1 на выходах дешифратора 5 формируется унитарный код BPR[3-1]=001. Поэтому нулевое значение формируется на выходах четвертой группы 141, 142, 143 из (М-1)=3 элементов И (AND) и устанавливается нулевое значение флага готовности QF=0 (так как код ранга входного приоритета IPR=1 равен, а не больше младшего ранга обслуживаемых заявок QZ[3-0]=0010). Поэтому на выходах указателей канала младшего приоритета QU1, QU2, …, QU4 формируется нулевой код «0000», что соответствует запрету передачи данных.
Таким образом, в предлагаемом устройстве на первой группе внешних выходов указателей канала младшего приоритета QU1, QU2, …, QUN будет установлено значение соответствующего унитарного кода «1 из N» и формируются единичное значения флага готовности QF=1 и нулевое значение флага состояния QFS=0, если параметры L групп входной заявки по шине IP соответствуют параметрам L групп по шинам каналов обработки IC1, IC2, …, ICN и код ранга приоритета входной заявки IPR превышает младший ранг заявок обслуживаемых в каналах. Если код ранга приоритета входной заявки IPR не превышает или равен младшему рангу заявок обслуживаемых в каналах, то формируется нулевой код «0000» на выходах указателей канала младшего приоритета QU1, QU2, …, QU4 и нулевое значение флага готовности QF=0 - запрет передачи данных. Кроме того, если значения параметров L групп входной заявки IP не соответствуют параметрам L групп во всех каналов IC1, IC2, …, ICN, то формируется единичное значение флага состояния QFS=T - не соответствие параметров входной заявки IP параметрам всех N каналов обработки заявок, при этом также формируются нулевое значение флага состояния QFS=0 и нулевой код «0000» на выходах указателей канала младшего приоритета QU1, QU2, …, QU4 - запрет передачи данных.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый арбитр диспетчера задач параллельной структуры обладает регулярностью узлов и связей и соответствует заявляемому техническому результату - расширение функциональных возможностей в части возможности параллельного выявления канала обработки с минимальным рангом приоритета и сравнения с рангом приоритета входной задачи.
| название | год | авторы | номер документа |
|---|---|---|---|
| АРБИТР ДИСПЕТЧЕРА ЗАДАЧ КАСКАДНОЙ СТРУКТУРЫ | 2022 |
|
RU2799990C1 |
| МНОГОКАНАЛЬНЫЙ АРБИТР ДИСПЕТЧЕРА ЗАДАЧ | 2021 |
|
RU2777841C1 |
| АРБИТР ДИСПЕТЧЕРА ЗАДАЧ | 2020 |
|
RU2749151C1 |
| КРУГОВОЙ АРБИТР ДИСПЕТЧЕРА ЗАДАЧ | 2022 |
|
RU2785771C1 |
| УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ГРУПП ЕДИНИЧНЫХ БИТ И МАКСИМАЛЬНЫХ ГРУПП В БЛОКАХ БИНАРНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ | 2023 |
|
RU2815502C1 |
| УСТРОЙСТВО ДЛЯ ДЕТЕКТИРОВАНИЯ ГРУПП ЕДИНИЧНЫХ БИТ В БЛОКАХ ДВОИЧНОЙ ПОСЛЕДОВАТЕЛЬНОСТИ | 2023 |
|
RU2809743C1 |
| УСТРОЙСТВО ПОСЛЕДОВАТЕЛЬНОГО ТИПА ДЛЯ ДЕТЕКТИРОВАНИЯ ГРУПП НУЛЕВЫХ И ЕДИНИЧНЫХ БИТ И ОПРЕДЕЛЕНИЕ ИХ КОЛИЧЕСТВА | 2018 |
|
RU2680759C1 |
| УСТРОЙСТВО ДЛЯ КОМПРЕССИИ ДАННЫХ | 2019 |
|
RU2710987C1 |
| УСТРОЙСТВО ДЛЯ КОМПРЕССИИ ДАННЫХ | 2017 |
|
RU2672625C1 |
| УСТРОЙСТВО ДЛЯ УПАКОВКИ ДАННЫХ | 2019 |
|
RU2701711C1 |
Изобретение относится к области вычислительной техники и может быть использовано для арбитража в многопроцессорных системах обработки информации для распараллеливания потока заявок. Техническим результатом изобретения является расширение функциональных возможностей в части возможности параллельного выявления канала обработки с минимальным рангом приоритета и сравнения с рангом приоритета входной задачи. Устройство содержит N каналов обработки задач, внешнюю шину входной заявки IP и N внешних шин параметров каналов IC1, IC2, …, ICN, внешнюю шину приоритета входной заявки IPR, N внешних шин приоритетов каналов IK1, IK2, …, IKN, N внутренних шин приоритетов каналов BZ1, BZ2, …, BZN в унитарном коде «1 из М», внутренние шины рангов приоритета BV, многоразрядного единичного кода младшего приоритета BW, входного приоритета в унитарном коде BPR, каналов младшего приоритета ВК, а также группу из N блоков анализа параметров 11, 12, …, 1N, группу из N дешифраторов 41, 42, …, 4N, дешифратор входного приоритета 5, группы элементов ИЛИ, группы элементов запрета И с инверсными входами, группу из N блоков анализа готовности каналов 81, 82, …, 8N, элементы И, группы элементов И, элементы ИЛИ и элемент ИЛИ-НЕ. 1 ил., 1 табл.
Арбитр диспетчера задач параллельной структуры содержит N каналов обработки задач, внешнюю шину входной заявки IP и N внешних шин параметров каналов IC1, IC2, …, ICN, каждая из которых состоит из L групп параметров каналов, внешнюю шину приоритета входной заявки IPR, которая содержит m разрядов задания ранга приоритета (где m=] log2M [(] [- большее целое), М - количество рангов приоритета в диапазоне от 0 до (М-1), высший ранг приоритета имеет старший номер (М-1)), N внешних шин приоритетов каналов IK1, IK2, …, IKN, каждая из которых содержит по m разрядов ранга приоритета (младший приоритет имеет младший первый канал, старший приоритет имеет старший N-й канал), N внутренних шин приоритетов каналов BZ1, BZ2, …, BZN в унитарном коде «1 из М», N разрядов внутренней шины S состояния каналов S1, S2, …, SN, внутреннюю шину рангов приоритета BV, которая содержит М разрядов, внутреннюю шину многоразрядного единичного кода младшего приоритета BW и внутреннюю шину входного приоритета в унитарном коде BPR, каждая и которых содержат по (М-1) разрядов, внутреннюю шину каналов младшего приоритета ВК, которая содержит N разрядов, первую группу из N внешних выходов QU1, QU2, …, QUN указателей канала младшего приоритета в коде «1 из N», вторую группу из М внешних выходов QZ0, QZ1, …, QZ(M-1) указателей младшего ранга приоритета в каналах в коде «1 из М», внешний флаг готовности QF и внешний флаг состояния QFS,
а также содержит группу из N блоков анализа параметров 11, 12, …, 1N, каждый из которых содержит группу из L компараторов 21, 22, …, 2L и элемент И 3, группу из N дешифраторов 41, 42, …, 4N, дешифратор входного приоритета 5, первую группу из М элементов ИЛИ 60, 61, …, 6(M-1), первую группу из (М-1) элементов запрета И с инверсными входами 71, 72, …, 7(M-1), группу из N блоков анализа готовности каналов 81, 82, …, 8N, каждый из которых содержит вторую группу из (М-1) элементов И 91, 92, …, 9(M-1) и первый элемент ИЛИ 10, третью группу из (N-1) элементов запрета И (AND) с инверсными входами 111, 112, …, 11(N-1), второй элемент И (AND) 12, вторую группу из (М-2) элементов ИЛИ 131, 132, …, 13(M-2), четвертую группу из (М-1) элементов И 141, 142, …, 14(M-1), второй элемент ИЛИ 15 и элемент ИЛИ-НЕ 16,
причем L групп параметров задачи внешней шины входной заявки IP соединены с первыми группами входов соответствующих одноименных компараторов 21, 22, …, 2L всех N блоков анализа параметров 11, 12, …, 1N, в каждом из которых вторые группы входов компараторов 21, 22, …, 2L соединены с соответствующими одноименными L группами соответствующих N внешних шин параметров каналов IC1, IC2, …, ICN, а также в каждом блоке анализа параметров 11, 12, …, IN выходы компараторов 21, 22, …, 2L соединены с соответствующим элементом И, выходы которых являются соответствующими N разрядами S1, S2, …, SN внутренней шины состояния каналов S и подключены к соответствующим входам элемента ИЛИ-НЕ 16, а также соединены с входами разрешения работы одноименных дешифраторов из группы 41, 42, …, 4N, адресные входы которых соединены с одноименными внешними шинами приоритетов каналов из группы IK1, IK2, …, IKN,
выходы N дешифраторов из группы 41, 42, …, 4N являются соответствующими М разрядами одноименных N внутренних шин приоритетов каналов BZ1, BZ2, …, BZN, при этом М разрядов каждой из которых соединены с соответствующими одноименными входами одноименных N блоков анализа готовности каналов 81, 82, …, 8N, а также соединены с соответствующими входами одноименных элементов ИЛИ из первой группы 60, 61, …, 6(M-1), выходы которых являются соответствующими М разрядами внутренней шины рангов приоритета BV, у которой с первого разряда до (M-1)-го разряда соединены с первыми прямыми входами одноименных элементов первой группы из (М-1) элементов запрета И с инверсными входами 71, 72, …, 7(M-1), у которых инверсные входы j-го элемента 7j (j=1, 2, …, (М-1)) соединены с соответствующими k разрядами (k=0, 1, …, (j-1)) внутренней шины рангов приоритета BV,
одноименные входы М, (М+1) , …, (2М-2) каждого из N блоков каналов анализа готовности каналов 81, 82, …, 8N соединены между собой, а также подключены к соответствующим выходам (М-1) элементов, начиная с первого до (M-1)-го элемента, из первой группы элементов И с инверсными входами 71, 72, …, 7(M-1),
выходы элементов И первой группы из (М-1) элементов запрета И с одним инверсным входом 71, 72, …, 7(M-1) являются соответствующими (М-1) выходами OZ1, OZ2, …, OZ(M-1) второй группы из М внешних выходов указателей младшего ранга приоритета в канале, а младшим нулевым выходом OZ0 является выход элемента ИЛИ 60,
кроме того с первого разряда до (М-2)-го разряда внутренней шины рангов приоритета BV соединены с первыми входами одноименных элементов ИЛИ из второй группы 131, 132, …, 13(M-2), вторые входы которых, начиная со второго 132 до (М-2)-го 13(M-2) элементов, соединены с выходами соответствующих предыдущих (М-3) элементов 131, 132, …, 13(M-3) из второй группы элементов ИЛИ, начиная с первого 131 до (М-3)-го 13(M-3) элементов, а второй вход первого элемента 131 из второй группы элементов ИЛИ соединен с нулевым разрядом внутренней шины рангов приоритета BV,
причем выходы (М-2) элементов ИЛИ из второй группы 131, 132, …, 13(M-2), являются соответствующими (М-2) разрядами внутренней шины многоразрядного единичного кода младшего приоритета BW, начиная с первого до (М-2)-го разряда, а нулевой разряд внутренней шины BW соединен с нулевым разрядом внутренней шины рангов приоритета BV,
внешняя шина приоритета входной заявки IPR подключена к группе адресных входов дешифратора входного приоритета 5, выходы которого являются соответствующими (М-1) разрядами внутренней шины BPR приоритета в унитарном коде, которые подключены к первым входам одноименных (M-1)-го элементов И четвертой группы 141, 142, …, 14(M-1), вторые входы которых соединены с соответствующими разрядами внутренней шины BW, начиная с нулевого до (М-2)-го разрядов, а выходы всех элементов И четвертой группы 141, 142, …, 14(M-1) соединены с соответствующими входами второго элемента ИЛИ 15, выход которого соединен с первыми прямыми входами элементов запрета И с инверсными входами из третьей группы 111, 112, …, 11(N-1) и первым входом второго элемента И 12, а также выход второго элемента ИЛИ 15 является внешним флагом готовности QF,
в каждом из N блоков 81, 82, …, 8N анализа готовности каналов (М-1) входов блока, начиная с первого входа до (М-1) входа, соединены с соответствующими первыми входами одноименных элементов И из второй группы из (М-1) элементов И 91, 92, …, 9(M-1) блока, у которых вторые входы соединены с соответствующими входами блока, начиная с М-го входа до (2М-2)-го входа, а выходы второй группы из (М-1) элементов И 91, 92, …, 9(M-1) блока и 0-й вход блока соединены с соответствующими входами первого элемента ИЛИ 10, выход которого является выходом соответствующего блока каналов анализа готовности каналов 81, 82, 8n, которые подключены к N разрядам внутренней шины каналов младшего приоритета ВК,
причем N-й разряд внутренней шины каналов младшего приоритета ВК соединен со вторым входом второго элемента И 12, первые (N-1) разрядов внутренней шины каналов младшего приоритета ВК, начиная с первого разряда до (N-1) разряда, соединены с первыми прямыми входами соответствующих одноименных (N-1) элементов И с инверсными входами из третьей группы 111, 112, …, 11(N-1), у которых инверсные входы h-го элемента 11 h (h=(l, 2, …, (N-1)) соединены с соответствующими Кр разрядами внутренней шины каналов младшего приоритета ВК (p=(h+1), (h+2) , …, N), при этом выходы (N-1) элементов И с инверсными входами из третьей группы 111, 112, …, 11(N-1) являются младшими (N-1) разрядами первой группы из N внешних выходов указателей канала младшего приоритета QU1, QU2, …, QU(N-1), а старшим N-м разрядом указателей канала QUN является выход второго элемента И 12.
| АРБИТР ДИСПЕТЧЕРА ЗАДАЧ | 2020 |
|
RU2749151C1 |
| АРБИТР ПРИОРИТЕТОВ МНОГОРАНГОВЫХ ЗАПРОСОВ | 2017 |
|
RU2649948C1 |
| МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ПРИОРИТЕТА | 2009 |
|
RU2415465C2 |
| US 10268604 B2, 23.04.2019 | |||
| US 5596729 A1, 21.01.1997 | |||
| US 5872939 A1, 16.02.1999. | |||
