ЦИФРОВОЙ ГЕНЕРАТОР ЗАДЕРЖАННЫХ СИГНАЛОВ Российский патент 2024 года по МПК H03K3/64 

Изобретение относится к импульсной технике, к устройствам для управления сложными объектами, в частности электрофизическими установками, и может быть использовано в системах контроля и управления, в системах синхронизации, в качестве формирователя синхронизирующих и управляющих сигналов.

Задачей, на решение которой направлено заявляемое изобретение, является обеспечение многоканального формирования в ждущем режиме задержанных по времени выходных сигналов, относительно сигнала опорного, в соответствии, с установленными в ручном или дистанционном режиме параметрами задержки.

Известен генератор задержанных импульсов (№2328819, МПК4 Н03К 3/64, опубл. 10.07.2008. Бюл. №19), выполненный в виде многомодульной конструкции, содержащей модули блока управления, блока питания и модули устройства задержки, которые размещены на разных платах. Генератор содержит несколько каналов входных импульсов. Входные и выходные каналы импульсов выполнены в виде оптических преобразователей сигналов. Блок управления включает панель управления, тактовый генератор, по крайней мере, один канал входных импульсов, управляющий микроконтроллер, соединенный двухсторонней связью с панелью управления, многоканальное устройство задержки с заданным количеством каналов выходных импульсов, при этом блок управления соединен с каждой линией задержки, по крайней мере, одной шиной данных и линиями связи, одни из которых предназначены для передачи сигналов с тактовыми частотами, а другие предназначены для передачи сигналов запуска. Блок управления дополнительно содержит программируемую логическую интегральную схему (ПЛИС БУ), предназначенную для буферизации тактового сигнала с начальной тактовой частотой, преобразования тактового сигнала в синхронизирующие импульсы с преобразованной тактовой частотой, мультиплексирования входных сигналов и формирования сигналов запуска на модули устройства задержки, тактовый вход которой соединен с выходом тактового генератора, первая группа выводов ПЛИС БУ соединена с первой группой выводов управляющего микроконтроллера, входные каналы блока управления соединены со второй группой выводов ПЛИС БУ; каждый модуль устройства задержки дополнительно содержит вспомогательный микроконтроллер (МК МЗ), таймер и программируемую логическую интегральную схему модуля задержки (ПЛИС МЗ), предназначенную для формирования заданных интервалов задержки совместно с таймером модуля устройства задержки, первая группа выводов вспомогательного микроконтроллера каждого модуля задержки соединена посредством первой шины данных со второй группой выводов управляющего микроконтроллера, вторая группа выводов вспомогательного микроконтроллера соединена второй шиной данных с первой группой выводов таймера и первой группой выводов ПЛИС МЗ, вторая группа выводов таймера соединена с четвертой группой выводов ПЛИС МЗ двухсторонней четвертой линией связи, предназначенной для передачи сигналов управления, третья группа выводов ПЛИС БУ соединена первой линией связи, передающей сигналы с начальной тактовой частотой на синхронизирующий вход ПЛИС МЗ каждого модуля задержки, четвертая группа выводов ПЛИС БУ соединена второй линией связи, передающей сигналы с преобразованной тактовой частотой, с синхронизирующими входами таймера и вспомогательного микроконтроллера каждого модуля задержки, пятая группа выводов ПЛИС БУ соединена третьей линией связи, передающей сигналы запуска, со второй группой выводов ПЛИС МЗ каждого модуля задержки, каждый вывод из третьей группы выводов ПЛИС МЗ через буферный усилитель соединен с соответствующим выходным каналом каждого модуля задержки.

Данному генератору свойственны следующие недостатки, связанные с избыточностью схемотехнического решения, а именно, с использованием дополнительных программируемых логических интегральных схем (ПЛИС МЗ), таймеров и микроконтроллеров (МК) для модуляции каждого отдельного выходного задержанного импульса, а также с использованием большого количества межплатных соединений в виду модульности конструкции, что в конечном итоге может привести к отказам в работе генератора и, соответственно, к снижению ресурса работы и уровня надежности.

Техническим результатом заявляемого изобретения является повышение ресурса работы генератора путем перехода на единую печатную плату и упрощения схемотехнического решения. Дополнительным техническим результатом является удобство использования.

Указанный технический результат достигается за счет того, что в цифровом генераторе задержанных сигналов, содержащем, по крайней мере, один канал входных сигналов, блок питания, соединенный с блоком управления задержкой, который включает тактовый генератор и который связан с программируемой логической интегральной схемой (ПЛИС), связанную с управляющим микроконтроллером и таймерами отсчета длительности задержки выходных импульсов, новым является то, что все перечисленные блоки размещены на общей печатной плате, дополнительно в схему генератора включен дуплексный оптический канал блокировки входного импульса, ПЛИС является общей для всех выходных каналов и включает в себя таймеры отсчета длительности задержки выходных импульсов, при этом входной канал напрямую связан с ПЛИС, которая напрямую соединена с тактовым генератором и каналами выходных импульсов.

Блок питания цифрового генератора может включать в себя AC/DC преобразователь.

Дополнительно в состав генератора может быть включен сенсорный дисплей, соединенный с микроконтроллером.

Генератор может дополнительно содержать интерфейс связи по протоколу USB, группа выводов которого соединена с выводами управляющего микроконтроллера для двунаправленной передачи информации.

Использование современных схемотехнических решений позволяет заметно улучшить функционал и облегчить последующую сборку и ремонт генератора. Применение современной элементной базы на основе планарных микросхем, изготовленных с применением современных CMOS EEPROM технологий, позволяет повысить надежность генератора в составе электрофизических установок. Использование современного микроконтроллера позволяет существенно упростить управление.

Применение оптоволоконного ввода и выводов сигналов позволяет улучшить помехозащищенность по внешним цепям и исключение наводок от внешнего электромагнитного излучения.

Изобретение поясняется структурной схемой (фиг.), где: 1 - AC/DC преобразователь питания, 2 DC/DC преобразователи, 3 - тактовый генератор, 4 -оптические фотоприемники, 5 ПЛИС, 6 - управляющий микроконтроллер, 7 - сенсорный дисплей, 8 - оптические фотопередатчики, 9 - персональный компьютер, 10 - протокол USB, 11 - протокол Ethernet.

Входные сигналы поступают на оптические фотоприемники 4 (HFBR-2466Т). Выходные электрические сигналы с ПЛИС 5 в свою очередь преобразуются на оптических фотопередатчиках 8 (HFBR-1464T).

Цифровой генератор задержанных сигналов содержит дуплексный канал входного сигнала и дуплексный канал блокировки передачи сигналов.

Тактовый вход ПЛИС 5 (EPM1270TI44C5N) соединен с тактовым генератором 3 (ГК-159-ТК-4Д14-200).

Выводы ПЛИС 5 соединены с выводами управляющего микроконтроллера 6 (STM32F407VET6).

Цифровой генератор задержанных сигналов работает следующим образом.

При подаче переменного сетевого напряжения (~220 В, 50 Гц) AC/DC преобразователь 1 преобразует входное напряжение в 24 В постоянного тока, которое в свою очередь преобразуется на DC/DC преобразователях 2 в 5В и 10B соответственно и используются для питания ПЛИС 5, управляющего микроконтроллера 6, фотоприемников 4 и фотопередатчиков 8.

Синхронизация цифрового генератора задержанных импульсов происходит с тактового генератора 3 (200 МГц) и поступлением сигнала на тактовый вход ПЛИС 5.

В ПЛИС 5 программно реализовано следующее;

- буферизация тактового сигнала с начальной частотой;

- размножение и преобразование в синхронизирующие сигналы с определенной частотой и дальнейшей их передачей на оптические фотопередатчики 8 (не менее двадцати каналов).

Управление работой генератора может осуществляться по шине передачи данных с помощью высокоскоростного Ethernet протокола 11, либо по U SB-протоколу 10. Для удобства работы с генератором может быть дополнительно включен сенсорный дисплей 7, который соединен с управляющим микроконтроллером 6.

Заданные пользователем значения задержек по каждому каналу (не менее 20) передаются в управляющий микроконтроллер 6.

При инициализации управляющий микроконтроллер 6 последовательно начинает обрабатывать программу, расположенную в флеш-памяти:

- устанавливаются в начальное состояние все внутренние регистры;

- происходит считывание последних сохраненных значений временных задержек из энергонезависимой памяти.

При инициализации управляющий микроконтроллер 6 параллельно начинает обрабатывать программу во внутренней памяти:

- приводятся в изначальное положение все внутренние регистры ПЛИС 5;

- последние сохраненные значения задержки по каждому каналу загружаются из энергонезависимой памяти управляющего микроконтроллера 6;

- программой отслеживается ввод временных задержек по каждому каналу на сенсорном дисплее 7 в меню ввода задержек и любые изменения системных настроек генератора.

После выполнения всех операций считается, что цифровой генератор задержанных сигналов находится в рабочем состоянии и ожидает входного сигнала на запуск.

В случае, когда входной сигнал приходит на фотоприемники 4 он в дальнейшем преобразуется в электрический сигнал TTL уровня. Этот сигнал поступает на определенный выход ПЛИС 5, где исходя из введенных значений задержки преобразуется в задержанные по времени электрические TTL сигналы, которые в свою очередь передаются по отдельным линиям связи от ПЛИС 5 на оптические фотопередатчики 8, где происходит их преобразование в оптические сигналы и передача на выходные каналы (ВЫХ1…ВЫХ20) генератора.

Изобретение относится к цифровым генераторам задержанных сигналов. Техническим результатом заявляемого изобретения является повышение ресурса работы генератора путем перехода на единую печатную плату. Указанный технический результат достигается за счет того, что в цифровом генераторе задержанных сигналов все блоки размещены на общей печатной плате, дополнительно в схему генератора включен дуплексный оптический канал блокировки входного импульса, ПЛИС является общей для всех выходных каналов и включает в себя таймеры отсчета длительности задержки выходных импульсов, при этом входной канал напрямую связан с ПЛИС, которая напрямую соединена с тактовым генератором и каналами выходных импульсов. 3 з.п. ф-лы, 1 ил.

1. Цифровой генератор задержанных сигналов, содержащий, по крайней мере, один канал входных сигналов, блок питания, соединенный с блоком управления задержкой, который включает тактовый генератор и который связан с программируемой логической интегральной схемой (ПЛИС), связанной с управляющим микроконтроллером и таймерами отсчета длительности задержки выходных импульсов, отличающийся тем, что все перечисленные блоки размещены на общей печатной плате, дополнительно в схему генератора включен дуплексный оптический канал блокировки входного импульса, ПЛИС является общей для всех выходных каналов и включает в себя таймеры отсчета длительности задержки выходных импульсов, при этом входной канал напрямую связан с ПЛИС, которая напрямую соединена с тактовым генератором и каналами выходных импульсов.

2. Цифровой генератор но п. 1, отличающийся тем, что блок питания включает AC/DC преобразователь.

3. Цифровой генератор по п. 1, отличающийся тем, что дополнительно в состав генератора включен сенсорный дисплей, соединенный с микроконтроллером.

4. Цифровой генератор по п. 1, отличающийся тем, что генератор дополнительно включает интерфейс связи по протоколу USB.