СИСТЕМА ПЕРЕДАЧИ ДАННЫХ С КОДОВЫМ УПЛОТНЕНИЕМ И СТЕГАНОГРАФИЧЕСКОЙ ЗАЩИТОЙ СООБЩЕНИЙ Российский патент 2024 года по МПК H04L9/22 

Изобретение относится к области техники радиосвязи и может быть использовано в системах передачи данных с ограниченной полосой пропускания для повышения их помехоустойчивости за счет параллельной передачи данных ортогональными кодами и имитозащищенности информационного обмена на уровне «совершенно секретной» системы без расширения спектра сигнала связи с внедрением аутентификационных меток.

Известно устройство имитостойкого кодирования, состоящее из регистра сдвига сверточного кодера, вход которого соединен с источником информации; сумматоров по модулю два, первые входы которых соединены с выходами регистра сдвига, а вторые входы - с выходами генератора ключа, осуществляющего формирование гаммы шифра для шифрования сообщения; коммутатора, входы которого соединены с выходами сумматоров по модулю два, а выход соединен с входом канала связи (патент RU 164498, 2015 г.).

Недостатки указанного устройства состоят в том, что:

- не определено конкретное техническое устройство, которое используется в качестве генератора ключа и, как следствие, не определена длина генерируемой им ключевой последовательности (гаммы), от свойств которой полностью зависит имитозащищенность всей системы;

- сверточный кодер вводит избыточность в передаваемое сообщение, что приводит либо к расширению спектра сигнала (к увеличению скорости передачи данных), либо к увеличению времени передачи при постоянной ширине спектра сигнала;

- система передачи данных, использующая сверточное кодирование, обладает заведомо меньшей помехоустойчивостью (большей вероятностью битовой ошибки) по сравнению с системой передачи данных с ортогональным кодовым уплотнением при воздействии помехи типа аддитивный белый гаусовский шум (Электросвязь, №7, 2018 г.).

Наиболее близким известным техническим решением к предполагаемому изобретению является система передачи данных ортогональными кодами, состоящая из: регистра сдвига передатчика, вход которого соединен с выходом источника двоичных данных в последовательном коде, сумматоров по модулю два, первые входы которых соединены с выходами регистра сдвига передатчика, а вторые входы - с выходами формирователя ортогональных двоичных последовательностей, М формирователей полярного кода, входы которых соединены с выходами сумматоров по модулю два, суммирующего устройства, входы которого соединены с выходами М формирователей полярного кода, формирующего фильтра, вход которого соединен с выходом суммирующего устройства, амплитудно-импульсного модулятора, первый вход которого соединен с выходом формирующего фильтра, а второй вход - с выходом генератора несущего колебания, а выход соединен с входом радиолинии, демодулятора радиосигнала, вход которого соединен с выходом радиолинии, М корреляционных декодеров, первые входы которых соединены с выходом демодулятора сигнала, а вторые входы - с выходами формирователя ортогональных двоичных последовательностей в полярном коде, регистра сдвига приемника, входы которого соединены с выходами корреляционных детекторов, а выход соединен с входом получателя данных (патент RU 2714606С2, 2020 г.).

Недостаток прототипа проявляется в том, что:

- не обеспечивается имитозащищенность информационного обмена на уровне «совершенно секретной» системы;

- используемая амплитудно-импульсная модуляция (АИМ) обладает низкой помехоустойчивостью, так как не позволяет реализовать когерентный прием сигнала в целом и обеспечить тактовую самосинхронизацию принимаемого сигнала.

Технической задачей изобретения является обеспечение повышенной помехоустойчивости системы радиосвязи и имитозащищенности информационного обмена на уровне «совершенно секретной» системы без расширения спектра сигнала связи с внедрением аутентификационных меток в виде ортогональных двоичных последовательностей Уолша-Адамара за счет введения в ее состав технических средств, которые каждому биту М-разрядного параллельного двоичного кода с выхода регистра сдвига ставят в однозначное соответствие свои ключевые сигналы - ортогональные двоичные последовательности, число которых также равно М, что позволяет существенно снизить вероятность случайного угадывания ключевых сигналов.

Технический результат изобретения состоит в том, что уменьшается вероятность случайного угадывания ключевых сигналов за счет одновременного использования М равновероятных ключевых сигналов и одновременно повышается помехоустойчивость за счет реализации когерентного приема сигнала в целом на длине двоичной последовательности Уолша-Адамара.

Сущность изобретения заключается в том, что, кроме известных элементов системы, а именно: регистра сдвига передатчика, М сумматоров по модулю два, формирователя ортогональных двоичных последовательностей, М формирователей полярного кода, суммирующего устройства, генератора несущего колебания, М корреляционных декодеров, регистра сдвига приемника, в нее введены: М схем ИЛИ передатчика и приемника, выполняющих операции логической развязки поступающих на их вход данных, М×n ключевых схем И передатчика и приемника, частотный модулятор, преобразующий входной многоуровневый групповой сигнал с выхода суммирующего устройства в сигнал с постоянной амплитудой и изменяющейся частотой, фазовый манипулятор, осуществляющий рандомизацию сигнала, генератор n=М-разрядной псевдослучайной последовательности передатчика первый, использующейся в качестве формирователя программы рандомизации, генератор тактовых импульсов, генератор n=М-разрядной псевдослучайной последовательности передатчика второй и генератор n=М-разрядной псевдослучайной последовательности приемника, предназначенные для управления двоичными дешифраторами передатчика и приемника соответственно, двоичный дешифратор передатчика и приемника, управляющий ключевыми схемами И по закону сформированной псевдослучайной последовательности, блок вхождения в связь, осуществляющий синхронизацию принимаемого сигнала по частоте и определение задержки псевдослучайной последовательности по времени, система синхронизации, информационный частотный демодулятор, М формирователей полярного кода приемника.

На фиг. 1 представлена структурная схема системы передачи данных с кодовым уплотнением и стеганографической защитой сообщений, на фиг. 2 представлена таблица зависимости вероятности .

В структурной схеме системы передачи данных с кодовым уплотнением и стеганографической защитой сообщений, представленной на фиг. 1, введены следующие обозначения:

1 - регистр сдвига передатчика;

2 - сумматор по модулю два;

3 - схема ИЛИ передатчика;

4 - ключевая схема И передатчика;

5 - формирователь ортогональных двоичных последовательностей;

6 - формирователь полярного кода;

7 - суммирующее устройство;

8 - частотный модулятор;

9 - генератор несущего колебания;

10 - фазовый манипулятор;

11 - генератор псевдослучайной последовательности передатчика первый;

12 - генератор тактовых импульсов;

13 - генератор псевдослучайной последовательности передатчика второй;

14 - двоичный дешифратор передатчика.

15 - радиолиния;

16 - блок вхождения в связь;

17 - информационный частотный демодулятор;

18 - система синхронизации;

19 - корреляционный декодер;

20 - формирователь полярного кода приемника;

21 - регистр сдвига приемника;

22 - схема ИЛИ приемника;

23 - ключевые схемы И приемника;

24 - формирователь ортогональных двоичных последовательностей приемника;

25 - генератор псевдослучайной последовательности приемника;

26 - двоичный дешифратор приемника.

При этом на передающей стороне первый вход регистра сдвига передатчика 1 соединен с выходом источника двоичных данных в последовательном коде, а второй вход - с выходом генератора тактовых импульсов 12, первые входы М сумматоров по модулю два 2 соединены с выходами регистра сдвига передатчика 1, а вторые входы - с выходами М схем ИЛИ передатчика 3, М входов которых соединены с выходами М×n ключевых схем И передатчика 4 так, что входы первой схемы ИЛИ передатчика 3 соединены с выходами первых по порядку в каждом блоке ключевых схем И передатчика 4 - И₁¹, И₂², И₃³, …, И_Мⁿ, входы второй схемы ИЛИ передатчика 3 соединены с выходами вторых по порядку в каждом блоке ключевых схем И передатчика 4 - И₂¹, И₃², И₄³…, И₁ⁿ, входы М-й схемы ИЛИ передатчика 3 соединены с выходами М-х по порядку в каждом блоке ключевых схем И передатчика 4 - И_М¹, И₁², И₂³, …, И_М-1ⁿ, то есть в каждом из n блоков, содержащих М ключевых схем И передатчика 4, эти ключевые схемы И передатчика 4 управляются сдвинутыми относительно предыдущего блока сигналами на один такт циклически. Выходы сумматоров по модулю два 2 соединены с входами М формирователей полярного кода 6, выходы которых соединены с входами суммирующего устройства 7, выход которого соединен с первым входом частотного модулятора 8, второй вход которого соединен с выходом генератора несущего колебания 9, а выход частотного модулятора 8 соединен с первым входом фазового манипулятора 10, второй вход которого соединен с выходом генератора n=М-разрядной псевдослучайной последовательности передатчика первого 11, вход которого соединен с выходом генератора тактовых импульсов 12. Первые входы М×n ключевых схем И передатчика 4 соединены с выходами двоичного дешифратора передатчика 14 так, что первые входы М ключевых схем И передатчика 4 в первом блоке соединены с первым выходом двоичного дешифратора передатчика 14, первые входы М ключевых схем И передатчика 4 во втором блоке соединены со вторым выходом двоичного дешифратора передатчика 14, первые входы М ключевых схем И передатчика 4 в n-м блоке соединены с n-м выходом двоичного дешифратора передатчика 14. Входы двоичного дешифратора передатчика 14 соединены с выходами генератора n=М-разрядной псевдослучайной последовательности передатчика второго 13, вход которого соединен с выходом генератора тактовых импульсов 12. Вторые входы М×n ключевых схем И передатчика 4 соединены с выходами формирователя ортогональных двоичных М-разрядных последовательностей 5 так, что в каждом блоке вторые входы ключевых схем И₁¹, И₁², И₁³, …, И₁ⁿ передатчика 4 соединены с первым выходом формирователя ортогональных двоичных последовательностей 5, в каждом блоке вторые входы ключевых схем И₂¹, И₂², И₂³, …, И₂ⁿ передатчика 4 соединены со вторым выходом формирователя ортогональных двоичных последовательностей 5, в каждом блоке вторые входы ключевых схем И_М¹, И_М², И_М³, …, И_Мⁿ передатчика 4 соединены с М-м выходом формирователя ортогональных двоичных последовательностей 5. Вход формирователя ортогональных двоичных последовательностей 5 соединен с выходом генератора тактовых импульсов 12. Выход фазового манипулятора 10 соединен с входом радиолинии 15. На приемной стороне выход радиолинии 15 соединен с входом блока вхождения в связь 16, состоящего из полосового усилителя радиочастоты, системы фазовой автоподстройки частоты и системы слежения за задержкой, первый выход которого соединен с входом системы синхронизации 18 (Тузов Г.И. и др., стр. 126), а второй выход - со входом информационного частотного демодулятора 17. Первые входы М корреляционных декодеров 19 соединены с выходом информационного частотного демодулятора 17, а вторые входы - с выходами М формирователей полярного кода приемника 20, входы которых соединены с выходами М схем ИЛИ приемника 22, входы которых соединены с выходами М×n ключевых схем И приемника 23 так, что входы первой схемы ИЛИ приемника 22 соединены с выходами первых по порядку в каждом блоке ключевых схем И приемника 23 - И₁¹, И₂², И₃³, …, И_Мⁿ, входы второй схемы ИЛИ приемника 22 соединены с выходами вторых по порядку в каждом блоке ключевых схем И приемника 23 - И₂¹, И₃², И₄³, …, И₁ⁿ, входы М-й схемы ИЛИ приемника 22 соединены с выходами М-х по порядку в каждом блоке ключевых схем И приемника 23 - И_М¹, И₁², И₂³, …, И_М-1ⁿ, то есть в каждом из n блоков, содержащих М ключевых схем И приемника 23, эти ключевые схемы И приемника 23 управляются сдвинутыми относительно предыдущего блока сигналами на один такт циклически. Первые входы М×n ключевых схем И приемника 23 соединены с выходами двоичного дешифратора приемника 26 так, что первые входы М ключевых схем И приемника 23 в первом блоке соединены с первым выходом двоичного дешифратора приемника 26, первые входы М ключевых схем И приемника 23 во втором блоке соединены со вторым выходом двоичного дешифратора приемника 26, первые входы М ключевых схем И приемника 23 в n-м блоке соединены с n-м выходом двоичного дешифратора приемника 26. Входы двоичного дешифратора приемника 26 соединены с выходами генератора n=М-разрядной псевдослучайной последовательности приемника 25, вход которого соединен с выходом системы синхронизации 18. Вторые входы М×n ключевых схем И приемника 23 соединены с выходами формирователя ортогональных двоичных М-разрядных последовательностей приемника 24 так, что в каждом блоке вторые входы ключевых схем И₁¹, И₁², И₁³, …, И₁ⁿ приемника 23 соединены с первым выходом формирователя ортогональных двоичных последовательностей приемника 24, в каждом блоке вторые входы ключевых схем И₂¹, И₂², И₂³, …, И₂ⁿ приемника 23 соединены со вторым выходом формирователя ортогональных двоичных последовательностей приемника 24, в каждом блоке вторые входы ключевых схем И_М¹, И_М², И_М³, …, И_Мⁿ приемника 23 соединены с М-м выходом формирователя ортогональных двоичных последовательностей приемника 24. Вход формирователя ортогональных двоичных последовательностей приемника 24 и вход регистра сдвига приемника 21 соединен с выходом системы синхронизации 18. Выходы М корреляционных декодеров 19 соединены с входами регистра сдвига приемника 21, выход которого последовательным двоичным кодом соединен с получателем данных.

Предлагаемая система передачи данных с кодовым уплотнением и стеганографической защитой сообщений работает следующим образом. На передающей стороне данные от источника сообщений в последовательном двоичном коде поступают на вход регистра сдвига передатчика 1, который имеет М разрядов. По заполнении всех М разрядов регистра сдвига передатчика 1 на его выходе образуется М-разрядный параллельный двоичный код, символы которого поступают на первые входы сумматоров по модулю два 2. Каждому биту этого кода ставится в соответствие свой ключевой сигнал от формирователя ортогональных двоичных М-разрядных последовательностей Walt{t) 5, переключаемый по закону генератора n=М-разрядной псевдослучайной последовательности передатчика второго 13 через двоичный дешифратор передатчика 14, который через ключевые схемы И передатчика 4 и схемы ИЛИ передатчика 3 по каждому импульсу от генератора тактовых импульсов 12 поступает на вторые входы сумматоров по модулю два 2. Число ключевых сигналов при этом равно n=М. Таким образом, сигнал на выходе сумматоров по модулю два 2 будет определяться информационным битом от регистра сдвига передатчика 1 и сменяемым в каждом цикле ключевым сигналом по следующему принципу:

- при поступлении единичного символа с выхода регистра сдвига передатчика 1 на выходе сумматора по модулю два 2 формируется инверсная последовательность ;

- при поступлении нулевого символа с выхода регистра сдвига передатчика 1 на выходе сумматора по модулю два 2 формируется ортогональная последовательность двоичных символов Wal_i(t) в неизменном виде.

Двоичные символы с выходов сумматоров по модулю два 2 поступают на вход формирователя полярного кода 6, который преобразует унитарный двоичный код {1;0} в полярный код вида {1;-1}. Суммирующее устройство 7 осуществляет алгебраическое линейное сложение полярных импульсов, в результате на его выходе формируется безызбыточный многоуровневый групповой сигнал, который переносит М бит данных.

Частотный модулятора 8 переносит спектр группового сигнала в область несущей радиочастоты ω₀, формируемой генератором несущего колебания U_msinω₀t 9. Далее модулированный радиосигнал поступает на вход фазового манипулятора 10, где происходит рандомизация сигнала методом псевдослучайной перестройки фазы сигнала несущей частоты с помощью генератора n=М-разрядной псевдослучайной последовательности передатчика первого 11.

Сигнал с выхода фазового манипулятора 10 по радиолинии 15 поступает на вход радиоприемника и представляет аддитивную смесь белого гауссовского шума и имитирующей помехи, которая создается средствами радио- и радиотехнической разведки злоумышленника.

На приемной стороне блок вхождения в связь 16 восстанавливает исходный сигнал с частотной модуляцией и осуществляет синхронизацию по частоте и определение задержки псевдослучайной последовательности по времени, управляя системой синхронизации 18. Информационный частотный демодулятор 17 выделяет на своем выходе принятый с возможными искажениями групповой сигнал и подает его на первые входы корреляционных декодеров 19, на вторые входы которых через формирователи полярного кода приемника 20, ключевые схемы И приемника 23 и схемы ИЛИ приемника 22 поступают ключевые сигналы от формирователя ортогональных двоичных М-разрядных последовательностей Wal_i(t) приемника 24, переключаемые по закону генератора n=М-разрядной псевдослучайной последовательности приемника 25 через двоичный дешифратор приемника 26 по каждому импульсу от системы синхронизации 18. Принцип формирования ключевых последовательностей на приемной стороне не отличается от принципа их формирования на передающей стороне. На выходах корреляционных декодеров 19 формируются двоичные символы сообщения в параллельном коде, которые с помощью регистра сдвига приемника 21 преобразуются в последовательный двоичный код для получателя данных.

Техническая реализация введенных блоков общеизвестна и описана в известной научной литературе (Скляр, Бернард. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр: Пер. с англ. - М.: Издательский дом «Вильяме», 2007. - 1164 с., Тузов Г.И. и др. Помехозащищенность радиосистем со сложными сигналами - М.: Радио и связь, 1985. - 264 с., патент RU 2714606С2, 2020 г.).

Достигнутый заявленный технический результат, а именно - повышение помехоустойчивости системы радиосвязи и имитозащищенности информационного обмена на уровне «совершенно секретной» системы с внедрением аутентификационных меток в виде ортогональных двоичных последовательностей Уолша-Адамара (уменьшение вероятности случайного угадывания ключевых сигналов на выходе регистра сдвига приемника 21) получен за счет когерентного приема сигнала в целом на длине M-разрядных ортогональных кодовых комбинаций и одновременного использования n=М равновероятных ключевых сигналов, переключаемых по закону псевдослучайной последовательности.

Известно (Скляр, Бернард. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр: Пер. с англ. - М.: Издательский дом «Вильяме», 2007. - 1164 с., Электросвязь, №7, 2018 г.), что имитозащищенность стегосистемы с аутентификационной меткой определяется ее стойкостью к подделке злоумышленником. Предположим, что злоумышленник знает о наличии алгоритма внедрения аутентификационной метки, но не знает структуры ключевых сигналов. Естественно, в этом случае он должен осуществлять перебор различных вариантов аутентификационной метки и имитозащищенность стегосистемы будет определяться вероятностью случайного угадывания с одной попытки структуры ключевых сигналов.

Пусть длина аутентификационной меткой равна М=128 бит. Тогда вероятность случайного угадывания структуры одного двоичного ключевого сигнала равна

Если стегосистема одновременно использует n-М равновероятных ключевых сигналов, то вероятность случайного угадывания всех ключевых сигналов равна

При действии имитирующих и других помех в радиоканале передачи каждый символ многоуровневого группового сигнала искажается. Допустим, произошло k угадываний символов многоуровневого группового сигнала. Тогда, согласно формулы Вернули (Скляр, Бернард. Цифровая связь. Теоретические основы и практическое применение. Изд. 2-е, испр: Пер. с англ. - М: Издательский дом «Вильямс», 2007. - 1164 с.), вероятность случайного угадывания всех n=М ключевых сигналов в схеме, представленной на фиг. 1, равна

Анализ выражения для вероятности P_k позволяет сделать следующие выводы:

- с увеличением длины М (и количества n) ключевых сигналов имитостойкость стегосистемы существенно увеличивается (вероятность уменьшается) при k=const. Например, при М=16, k=4 вероятность P_k=1,475⋅10^-3; при М=32, k=4 значение Pk=9,313⋅10^-11;

- с увеличением числа правильных угадываний k при n=const имитостойкость стегосистемы снижается (вероятность P_k увеличивается). Например, при M=32=const, k=2 значение Pk=1,517⋅10^-14, если k=4 значение Pk=9,313⋅10^-11; при M=128=const, k=34 значение Pk=2,954⋅10^-15, если k=36 значение Pk=1,553⋅10^-13;

- выгодно увеличивать длину (и количество) ключевых сигналов n, например, для М=32 случайное угадывание только двух позиций (k=2) дает вероятность правильного угадывания ключевой системы Pk=1,517⋅10^-14, то для М=128 требуется угадать уже k=35 позиций при той же вероятности (Pk=2,225⋅10^-14) правильного угадывания используемой системы ключей.

Помехоустойчивость (вероятность битовой ошибки) в условиях воздействия гармонической помехи, имитирующей полезный сигнал, равна (Борисов В.И. и др. Помехозащищенность систем радиосвязи с расширением спектра сигналов модуляцией несущей псевдослучайной последовательностью - М.: РадиоСофт, 2011. - 548 с.)

где Р_П - мощность помехи на входе приемника, Р_С - мощность сигнала на входе приемника, - отношение спектральной плотности мощности сигнала к спектральной плотности мощности помехи на бит.

Численные оценки вероятности битовой ошибки P_b в зависимости от для n=М=128 и представлены в таблице на фиг. 2.

Предлагаемая система передачи данных с кодовым уплотнением и стеганографической защитой сообщений, реализующая когерентный прием в целом на длине ортогональной последовательности (М=128), по сравнению с прототипом позволяет уменьшить битовое отношение сигнал/шум при P_b=const в 4 раза (6 дБ), отношение помеха сигнал при этом .

Изобретение относится к системам передачи данных. Технический результат заключается в уменьшении вероятности случайного угадывания ключевых сигналов. Система передачи данных содержит М схем ИЛИ передатчика 3, М×n ключевых схем И передатчика 4, частотный модулятор 8, фазовый манипулятор 10, генератор n=М-разрядной псевдослучайной последовательности передатчика первый 11, генератор тактовых импульсов 12, генератор n=М-разрядной псевдослучайной последовательности передатчика второй 13, двоичный дешифратор передатчика 14, блок вхождения в связь 16, состоящий из полосового усилителя радиочастоты, системы фазовой автоподстройки частоты и системы слежения за задержкой, информационный частотный демодулятор 17, систему синхронизации 18, формирователь ортогональных двоичных последовательностей приемника 24, М формирователей полярного кода приемника 20, М схем ИЛИ приемника 22, М×n ключевых схем И приемника 23, генератор n=М-разрядной псевдослучайной последовательности приемника 25, двоичный дешифратор приемника 26. 2 ил.

Система передачи данных с кодовым уплотнением и стеганографической защитой сообщений, состоящая из регистра сдвига передатчика, вход которого соединен с выходом источника двоичных данных в последовательном коде, М сумматоров по модулю два, первые входы которых соединены с выходами регистра сдвига передатчика, формирователя ортогональных двоичных последовательностей, М формирователей полярного кода, входы которых соединены с выходами сумматоров по модулю два, суммирующего устройства, входы которого соединены с выходами М формирователей полярного кода, генератора несущего колебания, М корреляционных декодеров, регистра сдвига приемника, входы которого соединены с выходами корреляционных декодеров, отличающаяся тем, что в нее введены М схем ИЛИ передатчика, М×n ключевых схем И передатчика, частотный модулятор, фазовый манипулятор, генератор n=М-разрядной псевдослучайной последовательности передатчика первый, генератор тактовых импульсов, генератор n=М-разрядной псевдослучайной последовательности передатчика второй, двоичный дешифратор передатчика, блок вхождения в связь, состоящий из полосового усилителя радиочастоты, системы фазовой автоподстройки частоты и системы слежения за задержкой, информационный частотный демодулятор, система синхронизации, формирователь ортогональных двоичных последовательностей приемника, М формирователей полярного кода приемника, М схем ИЛИ приемника, М×n ключевых схем И приемника, генератор n=М-разрядной псевдослучайной последовательности приемника, двоичный дешифратор приемника, причем второй вход регистра сдвига передатчика соединен с выходом генератора тактовых импульсов, вторые входы М сумматоров по модулю два соединены с выходами М схем ИЛИ передатчика, М входов которых соединены с выходами М×n ключевых схем И передатчика так, что входы первой схемы ИЛИ передатчика соединены с выходами первых по порядку в каждом блоке ключевых схем И передатчика - И₁¹, И₂², И₃³, …, И_Мⁿ, входы второй схемы ИЛИ передатчика соединены с выходами вторых по порядку в каждом блоке ключевых схем И передатчика - И₂¹, И₃², И₄³, …, И₁ⁿ, входы М-й схемы ИЛИ передатчика соединены с выходами третьих по порядку в каждом блоке ключевых схем И передатчика - И_М¹, И₁², И₂³, …, И_М-1ⁿ, то есть в каждом из n блоков, содержащих М ключевых схем И передатчика, эти ключевые схемы И передатчика управляются сдвинутыми относительно предыдущего блока сигналами на один такт циклически, первый вход частотного модулятора соединен с выходом суммирующего устройства, а второй вход - с выходом генератора несущего колебания, первый вход фазового манипулятора соединен с выходом частотного модулятора, а второй вход - с выходом генератора n=М-разрядной псевдослучайной последовательности передатчика первого, вход которого соединен с выходом генератора тактовых импульсов, первые входы М×n ключевых схем И передатчика соединены с выходами двоичного дешифратора передатчика так, что первые входы М ключевых схем И передатчика в первом блоке соединены с первым выходом двоичного дешифратора передатчика, первые входы М ключевых схем И передатчика во втором блоке соединены со вторым выходом двоичного дешифратора передатчика, первые входы М ключевых схем И передатчика в n-м блоке соединены с n-м выходом двоичного дешифратора передатчика, входы двоичного дешифратора передатчика соединены с выходами генератора n=М-разрядной псевдослучайной последовательности передатчика второго, вход которого соединен с выходом генератора тактовых импульсов, вторые входы М×n ключевых схем И передатчика соединены с выходами формирователя ортогональных двоичных последовательностей так, что в каждом блоке вторые входы ключевых схем И₁¹, И₁², И₁³, …, И₁ⁿ передатчика соединены с первым выходом формирователя ортогональных двоичных последовательностей, в каждом блоке вторые входы ключевых схем И₂¹, И₂², И₂³, …, И₂ⁿ передатчика соединены со вторым выходом формирователя ортогональных двоичных последовательностей, в каждом блоке вторые входы ключевых схем И_М¹, И_М², И_М³, …, И_Мⁿ передатчика соединены с М-м выходом формирователя ортогональных двоичных последовательностей, вход формирователя ортогональных двоичных последовательностей соединен с выходом генератора тактовых импульсов, выход фазового манипулятора соединен с входом радиолинии, выход которой соединен с входом блока вхождения в связь, первый выход которого соединен с входом системы синхронизации, а второй выход - со входом информационного частотного демодулятора, первые входы М корреляционных декодеров соединены с выходом информационного частотного демодулятора, а вторые входы - с выходами М формирователей полярного кода приемника, входы которых соединены с выходами М схем ИЛИ приемника, входы которых соединены с выходами М×n ключевых схем И приемника так, что входы первой схемы ИЛИ приемника соединены с выходами первых по порядку в каждом блоке ключевых схем И приемника - И₁¹, И₂², И₃³, …, И_Мⁿ, входы второй схемы ИЛИ приемника соединены с выходами вторых по порядку в каждом блоке ключевых схем И приемника - И₂¹, И₃², И₄³, …, И₁ⁿ, входы М-й схемы ИЛИ приемника соединены с выходами М-х по порядку в каждом блоке ключевых схем И приемника - И_М¹, И₁², И₂³, …, И_М-1ⁿ, то есть в каждом из n блоков, содержащих М ключевых схем И приемника, эти ключевые схемы И приемника управляются сдвинутыми относительно предыдущего блока сигналами на один такт циклически, первые входы М×n ключевых схем И приемника соединены с выходами двоичного дешифратора приемника так, что первые входы М ключевых схем И приемника в первом блоке соединены с первым выходом двоичного дешифратора приемника, первые входы М ключевых схем И приемника во втором блоке соединены со вторым выходом двоичного дешифратора приемника, первые входы М ключевых схем И приемника в n-м блоке соединены с n-м выходом двоичного дешифратора приемника, входы двоичного дешифратора приемника соединены с выходами генератора n=М-разрядной псевдослучайной последовательности приемника, вход которого соединен с выходом системы синхронизации, вторые входы М×n ключевых схем И приемника соединены с выходами формирователя ортогональных двоичных последовательностей приемника так, что в каждом блоке вторые входы ключевых схем И₁², И₁², И₁³, …, И₁ⁿ приемника соединены с первым выходом формирователя ортогональных двоичных последовательностей приемника, в каждом блоке вторые входы ключевых схем И₂¹, И₂², И₂³, …, И₂ⁿ приемника соединены со вторым выходом формирователя ортогональных двоичных последовательностей приемника, в каждом блоке вторые входы ключевых схем И_М¹, И_М², И_М³, …, И_Мⁿ приемника соединены с М-м выходом формирователя ортогональных двоичных последовательностей приемника, вход формирователя ортогональных двоичных последовательностей приемника и вход регистра сдвига приемника соединены с выходом системы синхронизации, выход регистра сдвига приемника последовательным двоичным кодом соединен с получателем данных.