Гибридный вычислительный комплекс Российский патент 2024 года по МПК G06F13/12 

Область техники

Изобретение относится к вычислительной технике, в частности, к вычислительным комплексам, мелкозернистым структурно-функциональным реконфигурируемым (суб)процессорам в преобразующей, синхронной, ПППО-регистровой, ассоциативной памяти.

Под аббревиатурой ПППО следует понимать «первым пришёл — первым обслужен», аналогичной «first in, first out» (FIFO).

Уровень техники

Близким по технической сущности является «Модуль однородной вычислительной структуры» по авторскому свидетельству СССР на изобретение № 1359782, которое опубликовано 15.12.1987 г., по МПК G06F 15/00, включающий арифметико-логический блок, регистр команд, элементы задержки, входные блоки коммутации, выходные блоки коммутации, блок управления транзитом, блок расширения транзита.

Близким по технической сущности является устройство, реализуемой по информации источника «Программный синтез массивов процессорных элементов» патент США на изобретение № 6507947, который опубликован 14.01.2003 г., по МПК G06F 9/45, включающий генерируемый массив процессоров с арифметико-логическими устройствами, регистрами команд, элементами задержки, входные блоки коммутации, выходные блоки коммутации, блок управления транзитом.

Близким по технической сущности является «Массив реконфигурируемых процессоров с нулевым буферным конвейером» по патентной заявке КНР № 112506853, которая опубликована 16.03.2021 г., по МПК G06F 15/78, включающий реконфигурируемые процессорные блоки, локальные регистры, глобальные регистры, шины.

К недостаткам вышеупомянутых устройств можно отнести недостаточно высокую достоверную диагностопригодность и низкую бесконфликтность многопотоковой обработки инструкций и данных.

Наиболее близким по технической сущности является «Ячейка однородной вычислительной среды» по авторскому свидетельству СССР на изобретение № 691846, которое опубликовано 15.10.1979 г., по МПК G06F 7/00, включающая арифметико-логический элемент, регистр команд, элементы задержки, входные коммутаторы, выходные коммутаторы, цепь транзита, блок расширения транзита.

К недостаткам вышеупомянутого устройства можно отнести недостаточно высокую достоверную диагностопригодность и низкую бесконфликтность многопотоковой обработки инструкций и данных.

Раскрытие изобретения

Задачами изобретения является повышение достоверной диагностопригодности и создание бесконфликтной многопотоковой обработки инструкций и данных.

Под аббревиатурой ОКМД следует понимать «одиночный поток команд и множественный поток данных», аналогичной «Single instruction stream / Multiple Data stream» (SIMD) по систематике М.Флинна. Под аббревиатурой МКМД следует понимать «множественный поток команд и множественный поток данных», аналогичной «Multiple Instruction stream / Multiple Data stream» (MIMD) по систематике М.Флинна.

Технические результаты изобретений - повышение достоверной диагностопригодности в режиме ОКМД и создание бесконфликтной многопотоковой обработки инструкций (команд) и данных в режиме МКМД.

Технические результаты достигаются тем, что гибридный вычислительный комплекс содержит центральный процессор с системной шиной, вычислительную поверхность – двумерную матрицу операционных бит преобразующей ПППО-регистровой, ассоциативной памяти, синхронно работающую и объединенную единым ПППО-регистровым каналом управления вводом и хранения бит-инструкций: (суб)процессорный тракт потоковой обработки данных в составе пред-, со- и постпроцессора, взаимодействующих между собой через программно-реконфигурируемую шлейф-шину, взаимодействующих с центральным процессором через его системную шину, включающий арифметико-логические устройства, управляющие устройства, интерфейсные устройства, адресные устройства, диагностические устройства, регистры команд, элементы задержки, входные коммутаторы, выходные коммутаторы, канал транзита, операционный канал, посредством гальванических связей с возможностью программно-конфигурировать (реконфигурировать) вычислительную поверхность для нециклических преобразований связной ориентируемой поверхности рода 0 и для циклических преобразований связной ориентируемой поверхности родов 1 и выше.

В гибридном вычислительном комплексе центральный процессор может быть произвольной архитектуры.

Осуществление изобретения

На фиг. 1 изображена структурно-функциональная схема гибридного вычислительного комплекса.

На фиг. 2 изображена структура преобразующей ПППО-регистровой ассоциативной памяти.

На фиг. 3 изображена конструктивная схема программно-конфигурируемой (реконфигурируемой) ПППО-регистровой программно-конфигурируемой (реконфигурируемой) шлейф-шины.

На фиг. 4 изображена структура операционного бита преобразующей ПППО-регистровой программно-конфигурируемой (реконфигурируемой) ассоциативной памяти.

Гибридный вычислительный комплекс содержит центральный процессор 1 с системной шиной 2, вычислительную поверхность – двумерную матрицу 3 операционных бит преобразующей ПППО-регистровой, ассоциативной памяти, синхронно работающую и объединенную единым ПППО-регистровым каналом управления 4 вводом и хранения бит-инструкций: (суб)процессорный тракт 5 потоковой обработки данных в составе предпроцессора 6, сопроцессора 7 и постпроцессора 8, взаимодействующих между собой через программно-реконфигурируемую шлейф-шину 9, взаимодействующих с центральным процессором 1 через его системную шину 2, флэш-память 10 микропрограмм пользователя, контроллер 11 субпроцессорного тракта 5, флэш-память 12 системных микропрограмм, приемники сигналов 13, источники сигналов 14, включающий арифметико-логические устройства 15, управляющие устройства, интерфейсные устройства, адресные устройства, диагностические устройства, регистры команд 16, 17, 18, 19, регистры адресов 20, 21, 22, 23, 24, 25, элементы задержки 26, 27, 28, 29, 30, входные коммутаторы 31, 32, 33, 34, 35, выходные коммутаторы 36, 37, 38, канал транзита 39, операционный канал 40, посредством гальванических связей с возможностью программно-конфигурировать (реконфигурировать) вычислительную поверхность для нециклических преобразований связной ориентируемой поверхности рода 0 и для циклических преобразований связной ориентируемой поверхности родов 1 и выше.

Гибридный вычислительный комплекс работает задействуя элементы комплекса 1-40 с возможностью требуемой программной конфигурации (реконфигурации) вычислительной поверхности 3 для нециклических преобразований связной ориентируемой поверхности рода 0 и для циклических преобразований связной ориентируемой поверхности родов 1 и выше с повышенной достоверной диагностопригодностью в режиме ОКМД и создавая бесконфликтную многопотоковую обработку инструкций (команд) и данных в режиме МКМД, минимизируя затраты времени и энергии системы для потоков данных и инструкций, передаваемых через канал транзита и оптимизируя затраты времени и энергии системы для обрабатываемых потоков данных и инструкций.

Изобретение относится к вычислительной технике. Техническим результатом является создание бесконфликтной многопотоковой обработки инструкций и данных. Технический результат достигается тем, что в заявленном решении предусмотрен гибридный вычислительный комплекс, содержащий центральный процессор с системной шиной, двумерную матрицу операционных бит преобразующей ПППО-регистровой, ассоциативной памяти, синхронно работающую и объединенную единым ПППО-регистровым каналом управления вводом и хранения бит-инструкций: субпроцессорный тракт потоковой обработки данных в составе пред-, со- и постпроцессора, взаимодействующих между собой через программно-реконфигурируемую шлейф-шину, взаимодействующих с центральным процессором через его системную шину, включающий арифметико-логические устройства, управляющие устройства, интерфейсные устройства, адресные устройства, диагностические устройства, регистры команд, элементы задержки, коммутаторы, с возможностью программно-конфигурировать и/или реконфигурировать вычислительную поверхность для нециклических преобразований связной ориентируемой поверхности рода 0 и для циклических преобразований связной ориентируемой поверхности родов 1 и выше. 4 ил.

Гибридный вычислительный комплекс, содержащий центральный процессор с системной шиной, вычислительную поверхность – двумерную матрицу операционных бит преобразующей ПППО-регистровой, ассоциативной памяти, синхронно работающую и объединенную единым ПППО-регистровым каналом управления вводом и хранения бит-инструкций: (суб)процессорный тракт потоковой обработки данных в составе пред-, со- и постпроцессора, взаимодействующих между собой через программно-реконфигурируемую шлейф-шину, взаимодействующих с центральным процессором через его системную шину, включающий арифметико-логические устройства, управляющие устройства, интерфейсные устройства, адресные устройства, диагностические устройства, регистры команд, элементы задержки, входные коммутаторы, выходные коммутаторы, канал транзита, операционный канал, посредством гальванических связей с возможностью программно-конфигурировать и/или реконфигурировать вычислительную поверхность для нециклических преобразований связной ориентируемой поверхности рода 0 и для циклических преобразований связной ориентируемой поверхности родов 1 и выше.