Делитель частоты следования импульсов Советский патент 1983 года по МПК H03K23/00 

(54) ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ

Изобретение относится к импульсной технике и может использоваться, например, в цифровых импульсных генераторах, синтезаторах частоты. Известен делитель частоты, содержащий счетчик импульсов, элемент задёржки , элемент ИЛИ 1. Недостаток указанного устройства - низк надежность деления частоты. : Наиболее близким к предлагаемому является делитель частоты следования импульсов, содержащий блок управления, выходы которо го соединены с входами запоминающего элемента, выходы которого соединены с первым входами элемента сравнения кодов, вторые входы которого соединены с выходами счетчика импульсов 2. Недостатком известного устройства являет низкая надежность его работы. Цель изобретения - повышение надежност работы устройства. Поставленная цель достигается тем, что в делитель частоты следования импульсов, содержащий блок управле1шя, выходы которого соединены с входами запоминающего элемента; выходь которого соединены с первыми; входами элемента сравнения кодов, вторые входы которого соединены с выходами счетчика импульсов, введены дешифратор кода исходного состояния, злемент ИЛИ и формирователь импульсов задержки, вход которого соединен с выходом элемента сравнения кодов, а выход - с одним из входов элемента ИЛИ, выход которого соединен с установочным входом счетчика импульсов, входы дешифратора кофт ИСХОДНОГО состояния подключены к выходам запоминающего элемента, а выход - к второму входу элемента ИЛИ. На чертеже представлена структурная функциональная схема устройства. Устройство содержит блок 1 управления, элемент 2 запоминающий, элемент 3 сравнения кодов, счетчик 4 импульсов, элемент ИЛИ 5, формирователь 6 импульсов задержки, дешифратор 7 кода исходного состояния. Устройство работает следующим образом. На счетный вход счетчика 4 поступает последовательность входных импульсов, которая изменяет его выходлой код. В момент совпаде ния кодов счетчика 4 с кодом запоминающего элемента 2, записанного блоком 1 управления, на выходе элемента 3 сравнения возникает нотенциал, передний фронт которого производит запуск формирователя 6 длительности импульсов. В момент появления импульсов на выходе формирователя 6 начинается переключение в исходное состояние счетчика 4 по установочному входу элемент ИЛИ 5. После переклю-г учения хотя бы одного разряда счетчика 4 импульсы на выходе элемента 3 сравнения кодов прекратятся, однако в течение длительности импульсов, сформированных формирователем 6, происходит надежное переключение в исходное состояние всех разрядов счетчика. Дешифратор 7 кода исходного состояния необходим для формирования на его выходе потенциала, надежно устанавливающего счетчик 4 в исходное состояние, запрещая счет импульсов счетчиком 4 при установке кода в запоминающем элементе 2, равным коду исходного состояния. Это особенно необходимо, когда за исходное состояние счетчика принято нулевое , и при коде, равном нулю, делитель не должен формироват импульсы, так как деление на нуль Невозможно. Очевидно, что длительность импульса на выходе формирователя fAi определяется неравенствомV VMOK d) И где t максимальное время переклю чёния разряда счетчика по установочному входу; период следования импульсов, поступающих на .вход делителя частоты. Длительность импульса запуска формирователя 6 на выходе элемента 3 сравнения определяется выражением CMUliw Чс где t - минимальное время переключения счетчика по установочIному входу; - время переходного процесса в элементе сравнения кодов; t, время задержки переключения формирователя импульса. Время задержки t должно удовлетворять неравенству (СМУП1И Цс) ЗФ ИВ предлагаемом устройстве допускается , возможность установки коэффициента деления частоты входных импульсов в системае счисления с основанием N за счет того, что счетчик 4 в устройстве может быть выполнен в виде последовательно соединенных двоичноN-ричных счетчиков. Каждый счетчик делителя при этом с частью элемента сравнения, запоминания и управления образует двоично-N-ричный разряд. Установочные входы счетчиков каждого разряда соединены вместе и подключены к выходу формирователя длит(гльности импульсов. Формула изобретения Делитель частоты следования импульсов, содержащий блок управления, выходы которого соединены с входами запоминающего элемента, выходи которого соединены с первыми входами элемента сравнения кодов, вторые входы которого соединены с выходами счетчика импульсов, отличающийс я тем, что, с целью повыщения Надежности его работы, в него введены дешифратор кода исходного состояния, элемент ИЛИ и формирователь импульсов задержки, вход которого соединен с выходом элемента сравнения кодов, а выход - с одним из входов элемента ИЛИ, выход которого соединен с установочньпи входом счетчика импульсов, входы дешифратора кода исходного состояния подключены к выходам запоминающего элемента, а выход к второму входу элемента ИЛИ. Источники информации, принятые во внимание при экспертизе ЬАвторское свидетельство СССР № 875641. кл. Н 03 К 23/02, 13.02.80. 2. Заявка Японии № 51-37862, кл. 98 (5) С 32, 18.10.76.

/