Генератор сигналов сложной формы Советский патент 1982 года по МПК G06F1/02 

(5) ГЕНЕРАТОР СИГНАЛОВ СЛОЖНОЙ ФОРМЫ

Изобретение относится к автоматике и вычислительной технике, в частности к задатчикзм поверочных и управляющих сигналов сложной формы. Известен функциональный генераторj содержащий программный блок, регистры, блок формирования комбинаций серий импульсов, счетчики, блоки логиг ческих ключей, блоки выборки серий, сумматор, цифровой сглаживающий фильтр реверсивный счетчик и выходной цифроаналоговый преобразователь t11. Известен также функциональный генератор, содержащий генератор тактовых импульсов, блок управления, счетчики, блок памяти, сумматоры-накопители, вентили, матричный умножитель, регистр памяти и выходной цифро-аналоговый преобразователь 2. Недостатками известных функцирнальных генераторов являются пониженная точность воспроизведения сигналов сложной формы и сложность, перенастройки. Наиболее близким к изобретению яв ляется генератор сигналов слржной формы, содержащий устройство управления, постоянное запоминакицее устройство, генератор тактовых импульсов, выход которого соединен с входом делителя частоты, а цифро-аналоговый преобразователь, подключенный выходом через последовательно соединенные аттенюатор и усилитель мощности к выходной шине генератора сигналов сложной формы, причем цифровой вход цифро-аналогового преобразователя соединена выходом постоянного запоминающего устройства, подключенного адресными входами к выходам делителя частоты, а управляющим входом -, к первому выходу устройства управления, Соединенного входами с выходами делителя частоты, а вторым выходом - с управляющим входом цифро-аналогового преобразователя З . Недостатками устройства являются пониженная точность воспроизведения сигналов сложной формы и сложность пе ренастройки, обусловленная необходимо стью перепрограммирования постоянного запоминающего устройства. Цель изобретения - повышение том.ности воспроизведения сигналов сложной формы и упрощение перенастройки. Поставленная цель достигается тем, что в генератор сигналов сложной формы, содержащий устройство управления, постоянное запоминающее устройство, генератор тактовы х импульсов, выход которого соединен с входом делителя частоты, и цифро-аналоговый преобразо ватель, подключенный выходом через по следовательно соединенные аттенюатор и усилитель мощности к выходной шине генератора сигналов сложной формы, дополнительно введены второй делитель частоты, И счетчиков адреса.(где М+1 - количество членов ряда, аппроксимирующего воспроизводимый сигнал), И. узлов установки начального фазового сдвига, коммутаторы, Vi регистров сдвига, сумматор и регистр памяти, подключенный выходами к входам цифроаналогового преобразователя, а входами - к выходам сумматора, соединенного управляющим входом с первым выходом устройства управления, вход которого подключен к выходу генератора тактовых импульсов и к входу второго делителя частоты, соединенного выходами с вхбдами дешифратора, каждый выход которого подключен к соответствующему управляющему входу первого и второго коммутаторов и к входу управле|«1ия записью соответствующего регист ра сдвига, соединенного входом управления сдвигом с соответствующим выходом первой группы выходов устройства управления, выходами - с соответствующей группой информационных входов второго коммутатора, а установочными входами - с выходами постоянного запоминающе го устройства, подключенного адресными входами к выходам первого коммутатора, каждая группа информационных входов которого соединена с выходами соответствующего счетчика адреса, подключенного счетным входом к соответствующему выходу первого делителя частоты, а установочными входами - к выходам соответствующего узла установки начального фазового сдвига, соединенного входом с соответствующим ЫХОДОМ второй группы выходов устройтва управления, подключенного третьй группой выходов к управляющим вхоам аттенюатора, а четвертой группой ыходов - к первой группе информацинных входов сумматора, соединенного торой группой и информационных входов выходами второго коммутатора. Кроме этого, устройство управления содержит два делителя частоты, переключатель, формирователь периода, два дешифратора, три коммутатора, группу из {И+1) дифференцирующих элементов, элемент ИЛИ, элемент задержки, элемент И, два регистра сдвига, триггер, блок сравнения кодов, блок управления аттенюатором, группу из (к1 + 1) узлов установки множителей и узел установки частоты, подключенный выходами к входам первого дешифратора, соединенного выходами с управляющими входами переключателя и с управляющими входами первого коммутатора, выходы которого являются второй группой выходов устройства управления, а информационные входы подключены к выходу формирователя периода, соединенного входом с выходом переключателя, подключенного сигнальными входами к выходам первого делителя частоты, вход которого является входом устройства управления и соединен с первым входом элемента И и с входом второго делителя частоты, подключенного выходами к входам второго дешифратора, каждый выход которого соединен с соответствующим управляющим входом второго коммутатора, входом соответствующего дифференциру ющего элемента и с соответствующим управляющим входом третьего коммутатора , первый выход которого подключен к входу первогорегистра сдвига, а остальные выходы являются первой группой выходов устройства управления, причем выходы дифференцирующих элементов соединены с входами элемента ИЛИ, подключенного выходом через элемент задержки к первому входу триггера, соединенного выходом с вторым входом элемента И и с первым входом второго регистра сдвига, подключенного вторым входом к выходу элемента И и к информационным входам третьего коммутатора, а выходами - к первой гоуппе входов блока сравнения кодов соединенного выходом с пеовым выходом устоойства управления и с вторым входом тоиггеоа, а втооой гоуппой входов с выходами ВТОРОГО коммутатора, каждая группа информационных входов КОТОРОГО подключена к выходам соответствующего узла установки множителя, причем выходы блока управления аттенюатора и выходы первого регистра, сдвига являются соответственно треть ей и четвертой группами выходов устройства управления. При этом каждый узел установки на чального фазового сдвига содержит группу элементов И-НЕ,. два дешифратора, переключатель установки фазового сдвига и переключатель квадрантов, подключенный выходами к входам первого дешифратора, причем выходы переклю чателя установки фазового сдвига соединены с входами второго дешифратора а выходы дешифраторов подключены к первым входам соответствующих элементов 1-НЕ группы, вторые входы и выхо.ды которых являются соответственно входом и выходами узла установки начального фазового сдвига. На фиг, 1 изображена блок-схема ге нератора сигналов сложной формы; на фиг, 2 - блок-схема устройства управления; на фиг, 3 - схема узла установ ки начального фазового сдвига. Генератор сигналов сложной формы содержит ( фиг, 1) генератор 1 тактовых импульсов, первый и. .второй делите ли 2 и 3 частоты, ц сметчиков k адреса гдеИ+1 - количество членов ряда, аппроксимирующего воспроизводимый сигнал), и узлов 5 установки начального фазового сдвига, дешифратор 6, первый и второй коммутаторы 7 и 8, по стоянное запоминающее устройство 9 И регистров 10 сдвига, усилитель 11 мощности, аттенюатор 12, сумматор 13, регистр 1 памяти, цифро-аналоговый преобразователь 15 и устройство 16 уп . равления. Выход генератора 1 соединен с входом делителя 2 частоты. Преобразователь 15 подключен выходом через последовательно соединенные аттенюатор 12 и усилитель 11 мощности к выходной шине генератора сигналов сложной формы. Регистр 1 подключен выходами к входам преобразователя 15 а входами - к выходам сумматора 13, соединенного управляющим входом с первым выходом 17 устройства 16 управления. Вход устройства 16 управления подключен к выходу генератора 1 и к входу делителя 3 частоты, соединенного выходами с входами дешифратора 6. Каждый выход дешифратора 6 подключен к соответствующему управляющему входу коммутаторов 7 и 8 и к входу управления записью соответствующего регистра 10 сдвига, соединенного входом уп- , равления сдвигом с соответствующим выходом первой группы 18 выходов устройства 16 управления, выходами - с соответствующей группой информационных входов коммутатора 8, а установочными входами - с выходами постоянного запоминающего устройства 9. Запоминающее устройство 9 подключено адресными, входами к входам коммутатора 7, каждая группа информационных входов которого соединена с выходами соответствующего счетчика адреса, подключенного счетным входом к соответствующему выходу делителя 2 частоты, а установочными входами - к выходам соответствующего узла 5 установки начального фазового сдвига, соединенного входом с соответствующим выходом второй группы 19 выходов устройства 16 управления. Устройство 16 подключено третьей группой 20 выходов к управляющим входам аттенюатора 12, а четвертой группой 21 выходов - к первой группе информационных входов сумматора 13, соединенного второй группой информационных входов с выходами коммутатора 8, , Устройство 16 управления (фиг. 2) содержит первый и второй делители 22 и 23 частоты, переключатель 2k, формирователь 25 периода, первый и второй дешифраторы 26 и 27, первый, второй, третий коммутаторы 28-30, группу из (и+1) дифференцирующих элементов 31, элемент ИЛИ 32, элемент 33 задержки, элемент И 3, первый и второй регистры 35 и Зб сдвига, триггер 37, блок 38 сравнения кодов, блок 39 управления аттенюатором, группу из (уц-1) узлов установки множителей и узел tl с выходом k2 установки частоты, подключенный выходами к входам дешифратора 26. Дешифратор 2б соедине н выходами с управляющими входами переключателя и с управляющими входами коммутатора 28, выходы которого являются второй группой 19 выходов устройства управления. Информационные входы коммутатора 28 .пючены к выходу формирователя 25 периода, соединенного входом с выходом переключателя 2k, подключенного сигнальными входами к выходам делителя 22 частоты. 798 Вход делителя 22 является входом устройства управления и соединен с первым входом элемента И 3 и с входом делителя 23 частоты, подключенно,го выходами к входам дешифратора 27Каждый выход дешифратора 27 соединен с соответствующим управляющим входом коммутатора 29, входом соответствующего дифференцирунэщего элемента 31 и с соответствующим управляющим входом коммутатора 30. Первый выход коммутатора 30 подключен к входу регистра 35 сдвига, а остальные выходы являются первой группой 18 выходов устройства управления. Выходы дифференцирующих элементов 31 соединены с входами элемента ИЛИ 32, подключенного выходом через элемент 33 задержки к первому входу триггера 37, соединенного выходом с вторым входом элемента И 3 и с первым входом регистра 36 сдвига, Регистр 36 подключен вторым входом к выходу элемента И 3 и к информационным входам коммутатора 30, а выходами к первой группе входов блока 38 сравнения кодов. Блок 38 соединен выходом с первым выходом устройства управления и с вто рым входом триггера 37, а второй груп пой входов - с выходами коммутатора 2 каждая группа информационных входов которого подключена к выходам соответ ствующего узла АО установки множителя -Выходы блока 39 управления аттенюатором и выходы регистра 35 сдвига являются соответственно третьей и четвертой группами 20 и 21 выходов устройст ва управления. Каждый узел 5 установки начального фазового сдвига может быть выполнен, например (фиг. 3), содержащим группу З элементов И-НЕ, первый и второй де шифраторы kk и kS, переключатель 46 установки.фазового сдвига и переключа тель 47 квадрантов. Переключатель 47 подключен выходами к входам дешифрато ра 44, а переключатель 46-подключен выходами к входам дешифратора 45. Выходы дешифраторов 44 и 45 подключены к первым входам соответствующих элементов И-НЕ группы 43, вторые входы и выходы которых являются соответственно входом и выходами узла установки начального фазового сдвига. Генератор сигналов-сложной формы работает следующим образом. Генератор 1 .тактовых импульсов вырабатывает периодическую последовате2льность импульсов, поступающих на входы делителей 2 и 3 частоты и вход устройства 16 управления. Делитель 2 частоты формирует на своих выходах периодические последовательности импульсов, частоты которых относятся к самой низкрй из них как 1, 2, 3... Эти последовательности поступают на счетные входы соответствующих счетчиков k адреса, формирующие на своих выходах адреса ячеек постоянного запоминающего устройства 9, в которых содержится информация о мгновенных значениях синусоидального сигнала. Коммутатор 7, обеспечивающий Одновременное подключение к адресным входам запоминающего устройства 9 одного из счетчиков адреса, управляется с помощью дешифратора 6, связанного по входу с выходами делителя частоты, который определяет частоту опроса каждого из счетчиков i адреса, при этом последователъность их опроса задается дешифратооом 6. Код каждого мгновенного значения синусоидального сигнала, получаемый в результате подключения к адресным входам запоминающего устройства 2 следующих друг за другом счетчиков k адреса, заносится в свой соответствующий данному счетчику адреса, регистр 10. Такая синхронизация счетчиков 4 и. регистров 10 обеспечивается с помощью дешифратора 6. В течение одного цикла информация об У мгновенных значениях гармонических составляющих генерируемого сигнала заносится в Y регистров 10, при этом в течение цикла переписи информация на адресных входах счетчиков адреса не меняется Информация с выходов регистров 10 последовательно, с помощью коммутатора 8, переписывается в сумматор 13, где определяется с учетом знака суммы всех мгновенных значений, поступивших с регистров 10 в течение одного цикла. Сложение кодов в сумматоре 13 осуществляется путем подачи в определенные моменты времени импулЪсов синхронизации с устройства 16 управления. По окончании цикла, полученная в сумматоре 13 сумма, переписывается в регистр 14 памяти, что приводит к изменению напряжения (тока) на выходе цифро-аналогового преобразователя 15, мгновенные значения которого соответствуют выходному коду регистра 14 памяти. Это напряжение через аттенюатор 12, управляемый устройством 16 управления, и усилитель 11 мощности поступает на выход генератора, оставаясь неизменным в течение следующего цикла формирования мгновенного значения сигнала Сложной формы. По окончании переписи из сумматора 13 в регистр 1 памяти, сумматор 13 сбрасывается в исходное состояние Но команде с устройства 16 управления. Таким образом, на выходе генератора формируется сигнал, определяемый выражением вида )(fЛ. где и - постоянная составляющая, которая вводится начальной установкой сумматора 13; и - амплитудное значение i-ой гармонической составляющей, устанавливаемое с помощью i-ro регистра 10 сдвига; itJ| - частота самой низкой гармонической составляющей выходного сигнала; - начальный фазовый сдвиг i-ой гармонической составляющей. Связанный с каждым счетчиком i адреса составляющий узел 5 служит для установки начального фазового сдвига соответствующей гармонической составляющей выходного сигнала генератора. Формирование управляющих импульсов для узлов 5 осуществляется устройством 16 управления, а именно совокуп-, ностью, образованной делителем 22 частоты , переключателем 2k, формирователем 25 периода, коммутатором 28, дешифратором 26 и узлом U1 установки частоты, и работающей следующим обраДелитель 22 частоты формирует на своих выходах импульсные последовательности, периоды следования которых равны периодам.гармонических составляющих выходного сигнала генератора. С помощью переключателя 2k узел 1 установки частоты через дешифратор 26 обеспечивает подключение к входу формирователя 25 первой гармоники (низшей) из генерируемой делителем 22 последовательности . Формирователь 25 периода формирует и повторяет на своем выходе периодическую последовательность, поступающую на его вход. Эта последовательность через все открытые ключи коммутатора 28 поступает на входы соответствующих узлов 5 установки начального фазового сдвига. Поскольку установка начального фазового сдвига синхронизирована с первой гармонической выходного сигнала, установка фазовых сдвигов всех высших гармонических составляющих осуществляется периодически через интервал времени равный периоду перзой гармоники. В описанном примере коммутатор 28 не нужен и возможно было бы соединить выход формирователя 25 со входами всех узлов 5 установки начального фазового сдвига непосредственно. Однако, в тех случаях, когда гармонические составляющ ие выходного ййгнала генератора содержат составляющие, кратные степени , где ,l, , 3 .- и при необходимости синхронизации от высшей гармоники (например, от 2, k, 8 гармоники) необходимо с помощью узла Л1 установить на выходе формирователя 25 необходимую гармоническую составляющую и отключить с п эмощью коммутатора 28 входы установки начального фазового сдвига всех более низких гармоник по отношению к частоте на выходе формирователя 25. Эту операцию выполняет коммутатор 28 с помощью узла 41 через дешифратор 2б. Другая часть устройства 16 управления обеспечивает формирование последовательности импульсов, которые поступают в соответствующие регистры 10 сдвига генератора и обеспечивают умножение кода мгновенных значений гармонических составляющих на коэффициенты, кратные 2 , где j«0, 1, 2, 3... Делитель 23 частоты совместно с Дешифратором 27 формирует на его выходах такую последовательность состояний , которая обеспечивает последовательное отпирание элементов и коммутатора 30 и установку через дифферент цирующие элементы З, элемент ИЛИ 32 и элемент 33 задержки триггера 37/ Каждый элемент И коммутатора 30 открывается на интервал времени до изменения состояния на выходе дешифратора 27. Частота изменения состояний посг леднего равна частоте формирования кодов мгновенных значений гармонических составляющих сигнала на выходах запоминающего устройства 9- Триггер 37 устанавливается выходам дешифратора 27 в состояние логической 1, при этом регистр 36 сдвига устанавливается в исходное состояние, а элемент И 3 открывается для прохождения на вход 11 . 98 регистра 35 и коммутатора 30 частоты f. Поскольку открыт только один из каналов коммутатора 30, частота f проходит на вход соответствующего регист ра 10. Количество импульсов, прошедших на вход регистра 10, соответствует числу импульсов, прошедших на вход регистра Зб. Выходы регистра 35 состояния которых характеризуют количест во поступивших на вход регистра импульсов, соединены с первыми вхрдами блока 38 сравнения кодов, вторые вхоДЬ1 которого соединены с соответствующими выходами коммутатора 29. Коммутатор 29 имеет (и+1) группы узлов 40. Каждый узел tO обеспечивает установку коэ1ффициента, на который умножаются коды мгновенных значений соответствующего регистра 10. Коммутация соответствующих выходов узлов 40 к вторым входам блока 38 осуществляется с помощью дешифратора 27, причем подключение узлов kQ осуществляется последовательно и синхронно с подключением каналов коммутатора 30. При совпадении кодов на выходах блока 38, на его выходе формируется сигнал, возвра щающий триггер 37 в исходное состояние, и закрывается элемент И 3 причем этот же сигнал поступает на управляющий вход сумматора 13, суммирующего код мгновенного значения подключенного к его входу соответствующего регист эа 10, в котором выполнялось умножение кода мгновенного значения на коэффициент, установленный соответствующим узлом kO, Умножение кода на установленный коэффициент осуществляется путем подачи через коммутатор 30 на вход управления сдвигом регистра 10 соответствующего количества импуль сов, которое фиксируется регистром 35 При смене состояния на выходе дешифратора 27, описанный процесс повторяется для следующего регистра 10 и т. д. После последовательного перебора состояний описанный процесс начина гтся сначала. Таким образом, рассмотренный генератор по сравнению с известным позволяет повысить точность и упростить пе ренастройку, что и определяет технико экономическую эффективность его применения. Формула изобретения 1. Генератор сигналов сложной формы, содержащий устройство управления. 12 постоянное запоминающее устройство, генератор тактовых импульсов, выход которого соединен с входом делителя частоты, и цифро-аналоговый преобразователь, подключенный выходом через последовательно соединенные аттенюатор и усилитель мощности к выходной шине генератора сигналов сложной формы, отличающийся тем, что, с целью повышения точности воспроизведения сигналов сложной формы и упрощения перенастройки, в него дополнительно введены второй делитель частоты, и счетчиков адреса (гдеп + 1 - количество членов ряда, аппроксимирующего воспроизводимый сигнал), и узлов установки начального фазового сдвига, коммутаторы, и регистров сдвига, сумматор и регистр памяти, подключенный выходами к входам цифро-аналогового преобразователя, а входами - к выходам сумматора, соединенного управляющим входом с первым выходом устройства управления, вход которого подключен к выходу генератора тактовых импульсов и к вхоДу второго делителя частоты, соединенного выходами с входами дешифратора, каждый выход которого подключен к соответствующему управляющему входу первого и второго, коммутаторов и к входу управления записью соответствующего регистра сдвига, соединенного входом управления сдвигом с соответствующим выходом первой группы выходов устройства управления , выходами - с соответствующей группой информационных входов второ- го коммутатора, а установочными входами - с выходами постоянного запоминающего устройства, подключенного адресными входами к выходам первого коммутатора, каждая группа информационных входов которого соединена с выходами соответствующего счетчика адреса, подключенного счетным входом к соответствующему выходу первого делителя частоты, а установочными входами - к выходам соответствующего узла установки начального фазового сдвига, соединенного входом с coofвetcтвyющим выходом второй группы выходов устройства управления, подключенного третьей группой выходов к управляющим входам аттенюатора, а четвертой группой выходов - к первой группе информационных входов сумматора, соединенного второй группой информационных входов с выходами второго коммутатора. 1398 2. Генератор по п. 1, о т л и ч аю щ и и с я тем, что устройство управ ления содержит два делителя частоты, переключатель, формирователь периода, два дешифратора, три коммутатора, группу из (vi+1) дифференцирующих элементов , элемент ИЛИ, элемент задержки, элемент И, два регистра сдвига, триггер, блок сравнения кодов, блок управления аттенюатором, группу из + 0 узлов установки множителей и узел установки частоты, подключенный выходами к входам первого дешифратора соединенного выходами с управляющими входами переключателя и с управляющими входами первого коммутатора, выходы которого являются второй группой выходов устройства уппавления, а информационные входы подключены к выходу формирователя периода, соединенного входом с выходом переключателя, подключенного сигнальными входами к выходам первого делителя частоты, вход которого является входом устройства управления и соединен с первым входом элемента И и с входом второго делителя частоты, подключенного выходами к. входам второго дешифратора, каждый выход которого соединен с соответствующим управляющим входом второго коммутатора, входом соответствующего дифференцирующего элемента и с соответст вующим управляющим входом третьего коммутатора, первый выход которого подключен к входу первого регистра сдвига, а остальные выходы являются первой группой выходов устройства управления, причем выходы дифференциру ющих /элементов соединены с входами элемента ИЛИ, подключенного выходом „через элемент задержки к первому входу триггера, соединенного выходом с вторым входом элемента И и с первым It входом второго регистра сдвига, подключенного вторым входом к выходу элемента И и к информационным входам третьего коммутатора, а выходами - к первой группе входов блока сравнения кодов, соединенного выходом с первым выходом устройства управления и с вторым входом триггера, а второй группой входов - с выходами второго коммутатора, каждая группа информационных входов которого подключена к выходам соответствующего узла установки множителя, причем выходы блока управления аттенюатора и выходы первого регистра сдвига являются соответственно третьей и четвертой группами выходов устройства управления, 3. Генератор по п. 1, о т л и ч аю щ и и с я-тем, что-каждый узел устат новки начального фазового сдвига содержит группу элементов И-НЕ, два дешифратора, переключатель установки фазового сдвига и переключатель квадрантов, подключенный выходами к входам первого дешифратора, причем выхоДЫ переключателя установки фазового сдвига соединены с входами второго дешифратора, а выходы дешифраторов подключены к первым входам соответствуюЩих элементов И-НЕ группы, вторые входы и выходы которых являются соответственно входом и выходами узла установки начального фазового сдвига. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 596977, кл. G 06 J 1/00, 1976. 2.Авторское свидетельство СССР № , кл. G Об F 1/02, 1973. 3. Технику средств связи. Сер. Радиоизмерительная техника, вып. 6(10). М. , 1977, с. 1-9 (прототип).

s.