Управляемый делитель частоты импульсов Советский патент 1984 года по МПК H03K23/00 

Изобретение относится к радиотехнике и может быть использовано при разработке радиометрической аппарату ры, цифровых синтезаторов частот, устройств синхронизации. Известен управляемый делитель час тоты импульсов, содержащий счетчик импульсов со схемой записи кода и триггер, один из установочных входов iKOToporo соединен с выходом сигнала переноса счетчика импульсов, другой его установочный вход объединен со счетным входом счетчика импульсов, а выход триггера соединен с входом разрешения записи кода счетчика импульсов 1J . Однако запись кода в делителе происходит в промежутке между действующими импульсами на входе делителя частоты импульсов, что ограничивает его быстродействие. Наиболее близким к изобретению по технической сущности является управляемый делитель частоты импульсов, содержащий два счетчика импульсов с записью кода, счетные входы которых объединены и подключены к входной шине, два дещифратора и два триггера, причем первый установочный вход первого триггера соединен с выходом сигнала переноса первого счетчика импульсов, а выход сигнала пере носа второго счетчика импульсов соединен с вторым установочным входом первого триггера и с первьм установрчным входом второго триггера, второй установочный вход которого соеди нен с выходом сигнала переноса первого счетчика импульсов, а третьи установочные входы первого и второго триггеров подключены к шине начальной установки, при этом выход первого триггера соединен с первым входом разрешения второго счетчика импульсов, а выход второго триггера с первым входом разрешения первого счетчика импульсов, разрядные выходы которого соединены с входами первого дешифратора, выход которого подключен к второму входу разрещения второго счетчика импульсов, разрядные выходы которого соединены с входами второго дешифратора, выход которого подключен к второму входу разрешения первого счетчика импульсов 2j . Минимальный период следования входных импульсов известного делител частоты импульсов определяется как: мин -гп , где tfi - длительность .входных импуль сов; - задержка распространения сигнала переноса в счетчике; jf время переключения триггера, а максимальная частота следования входных импульсов равна макс /л .0 + Быстродействие известного делителя частоты импульсов, определяемое временной задержкой сформированного сигнала разрешения счета счетчика относительно заднего фронта импульса счетной частоты, выше чем у известного устройства (1), однако в выражение для минимального периода следования входных импульсов входит 1 у , что ограничивает быстродействие управляемого делителя частоты импульсов. Недостатком известного устройства является также то, что если на выходе управляемого делителя необходимо получить напряжение в виде меандра, то известный делитель частоты импульсов дает только четный коэффициент деления. Это ограничивает функциональные возможности управляемого делителя частоты импульсов. Кроме того, известный делитель частоты импульсов обладает недостаточной надежностью, так как за счет паразитных наводок и помех существует возможность останова делителя, что приводит к необходимости принудительной установки управляюЕцих триггеров. Целью изобретения является расширение функциональных возможностей устройства путем обеспечения получения любых целых коэффициентов деления при одновременном повьш1ении быстродействия делителя и его надежности в работе. Поставленная цель достигается тем, что в управляемый делитель частоты импульсов, содержащий два счетчика импульсов, два дешифратора и триггер, причем разрядные выходы первого счетчика импульсов соединены с входами первого дешифратора, выход которого подключен к входу разрешения второго счетчика импульсов, разрядные выходы которого соединер1ы с вхо31

дами второго дешифратора, выход которого подключен к входу разрешения первого счетчика импульсов, введены формирователь входных импульсов, ключ, элемент задержки и четыре элемента .И-НЕ, при этом первый выход формирователя входных импульсов, вход которого подключен к входной шине, соединен с первым входом ключа второй выход - с входом элемента задержки и с вторым входом ключа, третий вход которого соединен с шино младшего разряда датчика кода, а выход соединен с первыми входами первого и третьего, элементов И-НЕ, выход элемента задержки соединен с первыми входами второго и четвертого элементов И-НЕ, вторые входы первого и второго элементов И-НЕ соединены соответственно с прямым и инверсным вькодами R-S триггера, R и S входы которого соединены соответственно с выходами третьего и четвертого элементов И-НЕ, вторые входы которых соединены соответственно с выходами сигнала переноса первого и второго счетчиков импульсов, счетные входы которых соединены с выходами первого и второго элементов И-НЕ соответственно.

На чертеже представлена структурная электрическая схема управляемого делителя частоты импульсов.

Управляемый делитель частоты импульсов содержит формирователь 1 входных импульсов, ключ 2, элемент 3 задержки, элементы И-НЕ 4-7, первый 8 и второй 9 счетчики импульсов со схемой записи кода, первый 10 и второй 11 дешифраторы, управляющий R-S триггер 12, входную шину 13, шину 14 младшего разряда датчика кода, шины 15 кода частоты импульсов первого счетчика, шины 16 кода частоты импульсов второго счетчика, выход 17 устройства.

Устройство работает следующим образом,

С двух выходов формирователя 1 поступают входные импульсы, сдвинутые друг относительно друга на Т/2. В зависимости от кода на шине 14, поступающего с младшего разряда датчика кода, на выходе ключа 2 присутствуют импульсы, поступающие или с одного выхода формирователя 1 входных импульсов, или с другого выхода. Элемент 3 задержки осуществ354

ляет задержку входной частоты импульсов на время, ранное времени задержки прохождения входной частоты импульсов через ключ 2, Таким образом, в зависимости от кода на шине 14, поступающего с младшего разряда датчика кода, в точках 18 и 19 импульсы всегда или синфазны, или сдвинуты на Т/2. Управляющий триггер 12 находится в одном из двух устойчивых положений. Предположим, что на прямом выходе управляющего триггера 12 присутствует 1, а на инверсном О. Тогда элемент И-НЕ 4 открыт, а элемент И-НЕ 5 закрыт, и импульсы входной частоты с выхода ключа 2 через открытый элемент И-НЕ 4 заполняют счетчик 8. На выходе Дешифратора 10 выделяется импульс раньше импульса переноса счетчика 8 и записывает код, поступающий по входу 16 в счетчик 9. При переполнении счетчика 8 на его выходе формируется сигнал переноса положительной полярности, который открывает элемент И-НЕ 6. В результате первый импульс входной частоты с выхода клю,ча, пройдя через открытый элемент И-НЕ 6, опрокидывает R-S триггер в противоположное состояние, т.е. элемент И-НЕ 4 закрывается,а элемент И-НЕ 5 открывается. Начинается заполнение счетчика 9 импульсами входной частоты с выхода элемента 3 задержки через открытый элемент И-НЕ 5. На выходе дешифратора 11 выделяется импульс раньше импульса переноса счетчика 9 и записывает код, поступающий по шинам 15 в счетчик 8. При переполнении счетчика 9 на его выходе формируется сигнал переноса положительной полярности, который открывает элемент И-НЕ 7. В результате первый импульс входной частоты с выхода элемента задержки, пройдя через откры ты элемент И-НЕ 7, опрокидывает R-S триггер в исходное состояние. Снова начинается заполнение счетчика 8 через открытый элемент И-НЕ 4 импульсами входной частоты, а заполнение счетчика 9 запрещается закрытием элемента И-НЕ 5 и т.д.

Быстродействие управляемого делителя частоты импульсов определяется только временной задержкой сформированного сигнала разрешения на прохождение входной частоты импульсов через элементы И-ПК 4 и 5 отно

УПРАВЛЯЕМЫЙ ДЕЛИТЕЛЬ ЧАСТОТЫ ИМПУЛЬСОВ, содержащий два счетчика импульсов, два дешифратора и триггер, причем разрядные выходы первого счетчика импульсов соединены с входами первого дешифратора, выход которого подключен к входу разрешения второго счетчика импульсов,разрядные выходы которого соединены с входами второго дешифратора, выход которого подключен к входу разрешения первого счетчика импульсов, отличающийся тем, что, с целью расширения его функциональных возможностей путем . обеспечения получения любых целых коэффициентов деления при одновременном повьш1ении быстродействия делителя и его надежности в работе, в него введены формирователь входньгк импульсов, ключ, элемент задержки и четыре элемента И-НЕ, при этом первый выход формирователя импульсов, вход которого подключен к входной шине, соединен с первым входом ключа, второй выход - с входом элемента задержки и с вторым входом ключа, третий вход которого соединен с шиной младшего разряда датчика кода, а выход .соединен с первыми входами первого и третьего элемента И-НЕ, выход элеi мента задержки соединен с первыми входами второго и четвертого эле(Л ментов И-НЕ, вторые входы первого и второго элементов И-НЕ соединены соответственно с прямым и инверсным выходами R-S-триггера, R и S входы которого соединены соответственно с выходами третьего и четвертого элементов И-НЕ, вторые входы которых эо соединены соответственно с выходами эо сигнала переноса первого и второго счетчиков импульсов, счетные входы :о сд которых соединены с выходами первого и второго элементов И-НЕ соответст.венно.