Преобразователь перемещения в код Советский патент 1983 года по МПК G08C9/00 

Изобретение относится к реверсивным накапливающим преобразователям угловых и линейных перемещений в цифровой код и может быть использовано в вычислительной технике и промышленной автоматике.

Известен преобразователь перемешения в код, содержащий датчик перемещения, включающий кодовую шкалу чувствительные элементы и пороговые .формирователи, выходы датчика перемещения подключены к входам дифференцирующих усилителей, элементы И, ИЛИ, НЕ, элемент задержки и триггер Ci.

Недостатком известного преобразователя является малая надежность из-за чувствительности к импульсным помехам.

Наиболее близким к изобретению является преобразователь перемещения в код, содержащий датчик перемещения, два парафазных выхода которого соединены с входами дешифратора, выходы которого соединены с входами элементов И, выходы элементо И подключены к входам первого и второго триггеров f23.

Недостатком известного преобразователя также является низкая надежность , поскольку его схема способна выдавать ложный сигнал при смене направления перемещения.

Цель изобретения - повьдиенне помехоустойчивости преобразователя перемещения в код.

Поставленная цель достигается тем, что в преобразователе перемещения в код, содержащем датчик перемещения,, два парафазных выхода которого соединены с входами дешифратора, первый и второй триггеры, введены элемент И-ИЛИ, третий и четвертый триггеры, инверсный выход третьего триггера, прямые выходы третьего и четвертого триггеров и инверсный выход четвертого триггера подключены соответственно к первому второму, третьему и четвертому четным входам элемента И-ИЛИ, прямой и инверсный выходы которого соединены с входами первого триггера, первый выход дешифратора соединен с первым входом четвертого триггера, первым нечетным входом элемента И-ИЛИ и первым R-входом второго триггера, второй выход дешифратора соединен с первым входом третьего триггера, вторым нечетным входом элемента И-ИЛИ и первым S-входом второго триггера, третий выход дешифратора соединен с вторым входом четвертого триггера, третьим нечетным входом элемента И-ИЛИ и втоЕялм К-входрм второго триггера, а четвертый выход дешифратора соеди|Нен с вторым входом третьего триггера, четвертым нечетным входом элемента И-ИЛИ и вторым S-входом второго триггера.

На фиг. 1 показана функциональная схема преобразователя; на фиг. 2 - его временная диаграмма. Преобразователь содержит.датчик 1 перемещения, включающий кодовую шкалу 2, чувствительные элементы 3 и 4, повторители-инверторы 5 и 6, дешифратор 7, элементы И 8 - 11, RS-триггеры 12 и 13, элемент И-ИЛИ . 14, RS-тритгеры 15 и 16.

Преобразователь работает следующим образом.

На входы повторителей-инверторов

5 и б поступают сигналы от чувствительных элементов 3 и 4 дискретизации углового или линейного перемещения. Эти сигналы сдвинуты между собой по фазе на 90°(фиг. 2). Входные повторители-инверторы 5 и 6 не меняют характера сигнала, но позволяют использовать инверсию входных сигналов. Возможны четыре комбинации состояний входных сигналов:

11,01,00,10. Эти комбинации чередуются в прямом или обратном порядке в зависимости от направления движения. Каждый из элементов И 8-11 дешифратора 7 декодирует одну из указанных комбинаций входных сигналов. При движении на выходах элементов 8-11 последовательно возникают счетные сигналы (фиг. 2в-е). При каждом изменении состояния входных сигналов триггер 15 меняет свое

состояние, формируя парафазный счетный импульс Счет (фиг. 2ж7, соответствующий изменению контролируемой величины на один квант. Этот импульс поступает на вход реверсивиого счетчика накапливающего аналого-цифрового преобразователя.

Триггеры 12 и 13, запоминающие порядок поступления счетных сигналов, подключены так, что осуществляют запоминание предыдущего счетного сигнала (фиг. 2в-е). Например, в какой-то момент времени счетный сигнал (фиг. 2в) устанавливает триггер 12 в единичное состояние.

Следующий счетный сигнал (фиг. 2г) при прямом движении или (фиг.2е) при обратном движении воздействует только на триггер 13, не изменяя состояние триггера 12. Таким образом, на протяжении одного кванта

движения триггер 12 фиксирует, что в предыдущем такте существовал счетный сигнал (фиг. 2 в). Триггеры 12 и 13 поочередно запоминают предыдущий счетный сигнал.

Входы элемента И-ИЛИ 14 формирования сигнала реверса обычным образом п2)дключены к выходам элементов И 8-11 и триггеров 12 и 13 так, что при прямом чередовании счетных

сигналов срабатывает один из элементов И, на прямом выходе элемента И-ИЛИ 14 появляется сигнал и триггер 16 устанавливается в состояние Вперед (фиг, 2к). При обратном чередовании счетных сигналов появляется сигнална инверсном выходе элемента И-ИЛИ 14 и триггер 16 устанавливается в противоположное, положение- Назад (фиг. 2л). Выходы этого триггера определяют направление работы реверсивного счетчика аналого-цифрового преобразователя.

Таким образом, предлагаемый преобразователь обладает большей надежностью по сравнению с прототипом за счет исключения выдачи ложных сигналов при смене направления перемещения..

ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕВЩНИЯ В КОД, сЬдержав|ИЯ датчик перей«цения, два парафазиых выхода которого соединены с входами дешифратсфа, и второй триггеры, о тли ч а ю щ ни с я тем, что, с целью повьвоеиия помехоустойчивости, в преобразователь введены элемент И-ИЛИ, . третий и четвертый триггеры, инверсный .выход третьего триггера, прякеле выходы третьего и четвертого трнггербв и инверсный выход четвертого триггера подключены соответственно к первому, второму, третьему и четвертому четным входам элемента И-ИЛИ, прямой и HHBepciOjrtt исоды которого соединены с входами первого триггера, первый выход дешифратора соеди-нен с первьш входом четвертого триг-. . Гера, пёрвьох нечетным входом элемента Й-ИЛИ и первым R-входом второго триггера, второй выход д оифратора соединен с первым входом третьего триггера, BToj нечетным ВХО-. ROM элемента И-ИЛИ и первым S-входом второго триггера, третий выход дешифратора соединен входом . четвертого триггера, третьим нечет.ным входсж элемента И-ИЛИ и вторым . R-входом второго триггера, а четвертый выход дешифратора соединен с вторым входсж третьего триггера, четвертрам нечетным элемента И-ИЛИ и вторым 5-входом второго триггера. Ф эо Dd ;о