Устройство для обнаружения ошибок Советский патент 1991 года по МПК H03M13/00 

(

Ьь

VI

Ю

ы

Изобретение относится к автоматике, а именно к устройствам контроля информации, и может быть использовано в цифровых системах передачи с применением пятиуровневого кода БК-45.

Цель изобретения -- повышение быстродействия и упрощение устройства.

На фиг,1 представлена структурная схема устройства для обнаружения ошибок; на фиг,2 - структурная схема блока компараторов.

В предлагаемом устройстве появляется возможность подавать импульс ошибки с выхода одного из дешифраторов сразу на установочные входы триггера, вызывая его переключение и тем самым из общего времени задержки с момента появления импульса ошибки на выходе дешифратора до переключения триггера исключается время распространения сигнала по цепочке из двух элементов ИЛИ, что и позволяет повысить быстродействие устройства при более простом его исполнении.

Устройство содержит блок 1 компараторов, первый и второй элементы НЕТ 2 и 3, триггер 4, первый и второй дешифраторы 5 и 6 и элемент ИЛИ 7. Блок 1 компараторов содержит фазоинвертор 8, эмиттерные повторители 9 и 10 и первый, второй, третий и четвертый компараторы 11-14.

Устройство для обнаружения ошибок работает следующим образом. ,

На вход блока 1 компараторов поступает пятиуровневый линейный сигнал в виде кода БК-45.

На соответствующих выходах блока 1 компараторов формируются двоичные импульсы. Импульсы со второго и третьего выходов блока 1 компараторов, соответствующие посылкам +2 и -2 во входном сигнале, запрещают прохождение импульсов, соответствующих двоичным по- сылкам +2 и -2 с первого и второго выходов блока 1 компараторов на выходы первого и второго элементов НЕТ 2 и 3 соответственно. Импульсы с объединенных инверсных выходов элементов НЕТ 2 и 3 поступают на тактовый вход триггера 4 и вызывают его переключение. Сигналы с выходов триггера 4 поступают на вторые входы дешифраторов 5 и 6. При отсутствии ошибок во входном сигнале соответствующего выхода триггера 4 на второй вход соответствующего дешифратора 5 или 6 поступает сигнал, запрещающий прохождение третьего импульса положительной или отрицательной триады на выход соответствующего дешифратора 5 или б и на выход устройства. При наличии ошибки во входном сигнале нарушается четность текущей цифровой суммы и с соответствующего триггера 4 и на второй вход соответствующего дешифратора 5 или б поступает сигнал, разрешающий прохождение третьего импульса триады на выход соответствующего дешифратора 5 илиб. Этот импульс (им- пульс ошибки) поступает на соответствующий установочный вход триггера 4 и вызывает его дополнительное переключение. В результате с того же выхода триггера 4 на второй вход того же дешифратора 5 или 6 снова поступает сигнал запрета, а на выходе дешифратора 5 или 6

формируется импульс ошибки, который через элемент ИЛИ 7 поступает на выход устройства.t Комбинация символов -1-1-1 (+1+1+1) в пятиуровневом сигнале с кодом БК-45

всегда следует за символом счетным (нечетным) номером значения текущей цифровой суммы.

25

Формула изобретения

1.Устройство для обнаружения ошибок, содержащее триггер, элемент ИЛИ, выход которого является выходом устройства, блок компараторов, первый и второй выхо0 ды которого соединены соответственно с первым и вторым входами первого элемента НЕТ, третий и четвертый выходы - соответственно с первым и вторым входами второго элемент НЕТ, прямые выходы первого и вто5 рого элементов НЕТ соединены соответственное первыми входами первого и второго дешифраторов, вход блока компараторов является входом устройства, отличающееся тем, что, с целью повышения

0 быстродействия и упрощения устройства, инверсные выходы первого и второго элементов НЕТ объединены и соединены с С- входом триггера прямой и инверсный выходы которого соединены соответствен5 но с вторыми входами первого и второго дешифраторов, выход первого дешифратора соединен с первым входом элемента ИЛИ и S-входом триггера, выход второго дешифратора соединен с вторым входом

0 элемента ИЛИ и R-входом триггера.

2.Устройство поп.1,отличающее- с я тем, что блок компараторов содержит фазоинвертор, вход которого является с входом блока компараторов, выходы соеди5 йены через эмиттерные повторители с первыми входами соответственно первого, второго, третьего и четвертого компараторов, вторые входы первого, четвертого и второго, третьего компараторов объединены соответственно и являются соответствующими входами опорного напряжения, выходы первого - четвертого компараторов

являются соответственно первым - четвертым выходами блока компараторов.

Изобретение относится к автоматике, а именно к устройствам контроля информации, и может быть использовано в цифровых системах передачи с применением пятиуровневого кода БК-45. Изобретение позволяет повысить быстродействие и упростить устройство. Устройство для обнаружения ошибок содержит блок 1 компараторов, два элемента НЕТ 2 и 3, триггер 4, два дешифратора 5 и 6 и элемент ИЛИ 7. Блок 1 компа- раторов содержит фазоинвертор, эмиттерные повторители и четыре компаратора. 1 з.п.ф-лы, 2 ил.

8

Uon1

-т

UonZ

Фиг. 2

12

13