Аналого-цифровой преобразователь последовательного приближения Советский патент 1988 года по МПК H03M1/38 

Изобретение относится к электронному приборостроению, кбыстродействующим аналого-цифровым преобразователям, служащим для преобразования аналоговых сигналов в цифровой код, и-может быть использовано во всех областях народного хозяйства в составе информационно-вычислительных и управляющих систем, , Известен аналого-цифровой преобразователь, содержащий .-разрядный цифро- аналоговый преобразователь, компа ратор с дифференциальными входами и устройство управления, .хранения и вьшода результатов преобразования. Недостатком этого преобразователя является низкое быстродействие, обус ловленное в основном тем, что цифроаналоговьй преобразователь выполнен по методу последовательного динамиче ского формирования опорных уровней, что требует значительного времени на установление переходных процессов, особенно при формировании уровней, соответствующих старшим разрядам. .Наиболее близким к-изобретению по технической сущности является аналого-цифровой преобразователь последовательного приближения, содержащий преобразователь код-ток, выход кото рого через первую резистивную струк туру соединен с шиной преобразуемого напряжения, а управляющие входы клю , чей подключены к первым выходам устройства управления, хранения и вывода результатов преобразования, первы вход которого соединен с шиной такто вых импульсов, а второй вход - к выходу дифференциального компаратора. Однако в этих преобразователях н наибольшее время необходимо для уста новления переходного процесса при сравнении входного сигнала с опорным уровнями старших разрядов в первых тактах сравнения. Переходный процесс установления имеет сложную природу. но в первую очередь определяется эк вивалентной постоянной времени f выходной цепи цифроаналогового преобразователяt , где Rp - выходное сопротивление резистивного делителя в нагрузке цифроаналогового пре образователя, суммарная емкость элементов подключенных к выходной точ ке цифроаналогового преобразователя. Возможности уменьшения С ограничены минимальными размерами элементов транзисторов и количеством токовых ключей (числом двоичных разрядов). Возможности уменьшения R ограничены факторами, определяклцими точность, температурную и временную стабильность. При уменьшении R необходимо соответственно увеличивать рабочие токи в токовых ключах и, следовательно, в самих резисторах для обеспечения превьшюния напряжения одного I кванта над шумами компаратора. Повышение точности преобразования сопряжено также с необходимостью увеличения значений статического коэффициента усиления по току транзисторов в токовых ключах. Таким образом, повышение точности преобразования в прототипе приводит к снижению быстродействия или значительному увеличению токов в токовых ключах и резисторах цифроаналогового преобразователя и соответствующему усложнению технологии изготовления интегральных схем. Целью изобретения является повьш1ение точности и быстродействия аналого-цифрового преобразователя. Цель достигается тем, что в аналого-цифровой преобразователь последовательного приближения, содержащий преобразователь код-ток, выход которого через первый резистор соединен с шиной преобразуемого напряжения, управляющие входы ключей подключены к первой группе выходов устройства управления, хранения и вывода результатов преобразования, первый вход которого соединен с шиной тактовых импульсов, а второй вход - с выходом дифференциального компаратора, введены генератор и коммутатор тока, дешифратор, резистивный делитель, включенньм между выходом источника опорного напряжения и общей шиной, дифференциальные каскады, каждый из которых выполнен на двух транзисторах, база первого из которых через соответствующий резистор первой группь резисторов подключена к соответствующему отводу резистивного делителя, база второго через соответствующий резистор второй группы резисторов подключена к выходу преобразователя код-ток, коллекторы первых транзисторов дифференциальных каскадов через 310 первый нагрузочный элемент соединены с первым входом дифференциального компаратора, к второму входу которого через второй нагрузочный элемент подключены коллекторы вторых транзисторов дифференциальных каскадов, а эмиттеры транзисторов каждого дифференциального каскада через коммутатор i тока соединены с выходом генератора тока, при этом управляющие входы коммутатора тока через дешифратор соединены с второй группой выходов устройства управления, хранения и вывода результатов преобразования. На чертеже представлена функциональная схема п-разрядного аналогоцифрового преобразователя. АЦП содержит резистивный делитель 1, вход 2 опорного напряжения, общую шину 3, преобразователь 4 код-ток, резистор 5, аналоговый вход 6, дифференциальные каскады 7 из идентичных .транзисторов, нагрузочные элементы 8 и 9, клемму 10, шину 11 псхпожительного источника питания, дифференциальный компарат,ор 12, устройство 13 управления, хранения и вывода результатов преобразования, цифровые выходы 14, тактовый вход 15, группа регисторов 16 и 17, коммутируемый генератор 18 тока, содержащ й дешифратор 19, коммутатор 20 тока, генератор 21 тока Устройство работает следующим образом. В исходном состоянии с приходом на тактовый вход 15 первого импульса, на управляющем выходе первого разря-г да устройства 13 управления устанавливается логическая 1, на остальных управляющих выходах устанавливается логический О. При этом все токовые ключи преобразователя 4 код-ток выключены, ток коммутируемого генератора 18 тока через соответс вукщий включенной транзистор коммутатора 20 тока поступает на ту пару идентичных транзисторов дифференциальных каскадов 7, левый транзистор которой подключен к среднему отводу резистивного делителя 1, с которого снимается 1 /2Uoj,. На дифференциальные входы компаратора 12 поступает с нагрузочных элементов 8 и 9 усиленная разность между сигналом на аналоговом входе АЦП и половиной опорного напряжения . Если уровень входного аналогового сигнала, например, превьппает половину опорного напряжения, то с вы8 . хода компаратора 12 поступает логическая 1 и оставляет включенным первый разряд устройства 13 управления, с приходом второго тактового импульса логической 1 появляется также на управляющем выходе второго разряда устройства 13 управления, при этом ток генератора 21 через соответствующий включенный транзистор коммутатора 20 тока поступает на ту пару идентичных транзисторов, левый транзистор которой подключен к отводу резистивного делителя 1, с которого . снимается 3/4U(n и происходит сравнение следующего значения опорного напряжения с сигналом на аналоговом входе 6. Если, например, уровень входного сигнала меньше 3/4Uon To с выхода компаратора 12 поступает.логический О и на управляющем выходе второго разряда устройства 13 зшравления с приходом третьего тактового импульса устанавливается логический О, и на управляющем выходе третьего разряда устанавливается логическая 1. Таким образом, происходит сравнение входного сигнала с 2 статическими опорными .уровнями, снимаемыми с отводом резис|тивного делителя 1, соответствуюсцими . |т старшим разрядам, пока, например при m 3, не будет набран в конце третьего такта опорный уровень, отличающийся не более 1/BUon от уровня сигнала на аналоговом входе 6. При этом определяется код трех старших разрядов. С приходом четвертого тактового импульса при .т 3 логическая 1 устанавливается на четвертом уп- Равляющем выходе устройства 13 управления, которая включает первый из ключей преобразователя 4 код-ток, ток которого потечет через вторую группу резисторов 16 на аналоговый вход 6 АЩ1, создается падение напряжений, 1 „ равное rjBTrOoe которое вычитается из входного аналогового сигнала и осуществляется сравнение этой разности с выбранным опорным уровнем, т.е. далее продолжается обычный процесс последовательного приближения, пока не .будет определен код младших разрядов. Введение резистивного делителя в сочетании с парами идентичных транзисторов, нагрузочных элементов, и коммутируемого источника тока позволяет заменить динамическое формирование 2 опорных уровней, необходимых для первьк m тактов сравнения, на статических опорных уровней, сформированных резйстивным делителем 1, и,, следовательно, исключает затраты времени на ожидание установления этих опорных уровней до требуемой точности. В результате величина тока в резистивном делителе, заменяющем токи в m токовых ключах старших разрядов цифроаналогового преобразователя, используемого впрототипе, выбираетс я значительно меньшей, к тому же этот ток протекает только в одной цепи, а не в m параллельно включенных токовых ключах..

ВЫИГРЫШ по быстродействию оказывается максимальным при конструктивной реализации предлагаемого аналого-дифровОго преобразователя в видеинтегральной схемы, так как именно в этом случае максимально проявляется взаимной компенсации переходных процессов в эмиттерных и базовых цепях левого и правого идентичных транзисторов включаемой (выгутючаемой) пары за счет высокой статической и динамической идентичности компонентов и минимизации величин паразитных емкостей .

Введение в цепи баз пар идентичных транзисторов дополнительных резисторов, выравнивающих сопротивления по постоянному току источников сигналов Для левых и правых пар и между парами, позволяет снизить требования к величине статического коэффициента усиления по току транзисторов без снижения точности.

Практическое применение предложенной схемы позв.олило реализовать в настоящее время в виде интегральной полупроводниковой микросхемы быстродействующий 10 разрядный аналого-цифровой преобразователь, в котором-, в отличие от прототипа, высокая точность и быстродействие получены без увеличения протекающих в разрядах ЦАП токов и ужесточения требований к элементам.

В частности полупроводниковая схесхема аналого-цифрового преобразователя-прототипа, ввиду сложности технологического процесса изготовления прбмьшшенностью CllA и других стран серийно не выпускается. Фирма TRW 1пс, заявившая это изобретение, выпускает только 8 разрядный А1Щ с временем преобразования 400-1000 не (Electronics, № 11, 1977, р. 125). Из наиболее быстродействующих интегральных полупроводниковых А1Щ на 10 двоичных разрядов известно изделие фирмы Ferranti (Англия) с временем преобразования 10 мкс, выпускаемое под шифром ZN 432 (журнал Microelectronics and reliability, f 4, 1977, p. 389). Реализованный в соответствии с предлагаемым изобретением 10 разрядный АЦП имеет следующие параметры: время преобразования составляет 500 не при потребляемой мощности не более 700 мВт. При этом изготовление интегрального АЦП отличается хорошей технологичностью, так как не требует при применения сложных техпроцессов, необходимых для достижения высокой стабильности транзисторных::и резисторных структур при больших рассеиваемых «{элементами мощностях и больших значениях статического коэффициента усиления по току транзисторов. АЦП предназначен для серийного производства. Его использование в различных отрас.лях народного хозяйства позволяет значительно сократить габариты, увеличить надежность и долговечнрсть радиоэлектронной аппаратуры и дает большой экономический эффект за счет исключения изгртовленш: и монтажа производимых в настоящее, время больших печатных плат с дискретными элементами, которые заменяет предлагаемый полупроводниковый интегральный АЦП. Кроме того, он найдет применение в целом ряде новых областей, где позволит внедрить новые методы обработки сигналов.

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ПРИБЛИЖЕНИЯ, содержащий преобразователь, код-ток, выход которого через первый резистор сое;п1инен с шиной преобразуемого напряжения, упр авляющие входы ключей подключены к первой группе выходов устройства управления, хранения и вывода результатов преобразования, первый -вход которого соединен с шиной тактовых импульсов, а второй вход с выходом дифференциального компаратора, отличающийся тем, что, с целью повьппения точности и быстродействия, в него введены генератор и коммутатор тока, дешифратор. резистивный делитель, включенный между выходом источника опорного напряжения и общей шиной, дифференциальные каскады, каждый из которых выполнен на двух транзисторах, база первого из которых через соответствующий резистор первой группы резисторов подключена к соответствукн ему отводу резистивного делителя, база второго через соответствующий резистор второй группы резисторов подключена к выходу преобразователя код-ток, коллекторы первых транзисторов дифференциальных каскадов через первый нагрузочный элемент соединены с первым входом дифференциального компаратора, к второму входу которого через второй нагрузочный элемент подключены коллекторы вторых транзисторов дифференциальных каскадов, а эмиттеры транзисторов каждого дифференциального каскада через коммутатор тока соединены с выходом генератора тока, при этом управлякндие входы коммутатора через дешифратор соединены с второй группой выходов устройства управле- . ния, хранения и вывода результатов преобразования.