Аналого-цифровой преобразователь Советский патент 1983 года по МПК H03K13/175 

Изобретение относится к вычислительной технике и выть исполь зовано в инфо1 1ациойно-измерительиых системах. Известен асинхронный аналого-циф ровой преобразователь с поразрядным распространением сигнала, состоящий из ряда идентичных ступеней число которых равно числу двоичных разрядов в выходном коде преобразователя каждая ступень содержит компаратор, подключенный одним из входов к входной шине преобразователя, а дру гим - и выходу цифро-аналогового пр образователя данной ступени, выходы компараторов соединены с управляющи ми входами цифро-аналоговых преобра зователей последующих ступеней преобразователя f 1 j. Недостатком этого устройства является большое время преобразования, определяемое временем, затрачи ;ваемым на по.следовательное уравнове шивание входного сигнала всеми ступ нями преобразователя, . Наиболее близким к предлагаемому по технической сущности является ан лого-цифровой преобразователь считывания, состоящий из ряда ступеней, каждая .из которых содержит компараторы, количество компараторов в линейке определяется зыбранной системой счисления и числом разрядов выходного кода, формируемых по соетояниям компараторов данной ступени один из входов каждого компаратора соединен с входной шиной преобразователя, а другой - с соответствующими выходами источлика этaлoнJ ыx напряжений данной ступени,включенно|го между выходами двух дкфроаналоговых преобразователей, управляемых выходными сигналами компараторов предшествующих ступеней, выходы ком;Параторов подключешл также к входам Квдового регистра, последовательно соединенного с блоком накопления и отображения данных. Сокращение вре;мени преобразования в этом устройстве достигается за счет использования нескольких компараторов в каждой ступени С23. Недостатками известного преобразователя являются низкая точность преобразвванияуобусловленная наличием в характеристиках реальных комг параторов зоны неопределенности, внутри которой компараторы с некоторой вероятностью могут находиться как в единичном, так и в нулевом сос тояниях и невозможность использования преобразователя в следящем режиме. . Целью изобретения является повышение точности преобразования и расшрен1|е функциональных возможностей. Поставленная цель достигается тем, что в аналого-цифровой преобразователь, состоящий из двух ступеней, каждая из которых содержит компараторы и источник эталонных напряжений, .выходы последних подключены к первым входам компараторов соответствующей .ступени, вторые входы компараторов первой ступени подключены к входной шине, а выхрды соединены с входами блока формирования выходного кода, во вторую ступень введены дополнительные компараторы, ключи, блок управления ключами, блок управления и блок совпадения, выходы которого подключены к входам блока формирования выходного кода, вход управления соединен с входом блока формирования выходного кода, а через блок управления - с выходами вторых и (п - 1) - X основных и дополнительных компараторов второй ступени, информационные входы подключены к выходам основных и дополнительных компараторов второй ступени, при этом первые входы основных компараторов соответственно подключены к вторым входам дополнительных компараторов второй ступени, вторые входы основных компараторов второй ступени подключены к выходам нечетных ключей, а вторые входы дополнительных компара торов подключены К выходам четных ключей, аналоговые входы ключей соединены с соответствукяцими выходами источника эталонных напряжений первой ступени, управлякнцие входы ключей через блок управления ключами подключены к выходам компараторов первой ступени, .причем вход источника эталонных напряжений второй ступени соединен с входной шиной. На фиг. 1 представлена функциональная схема предлагаемого аналогоцифрового преобразователя; на фиг.2функциональная схема управления клю.чами; на, фиг. 3 - функциональная схема блока управления и блока совпадения; на фиг. 4 - диаграмма эталонных напряжений, формируемых в процессе работы преобразователя.. Аналого-цифровой преобразователь (фиг. 1) содержит компаратори 1 и источник 2 эталонных напряжений первой ступени, основные компарато ял 3, дополнительные компйраторы 4, источник 5 эталонных напряжений второй ступени, ключи 6, блок 7 управления ключами, блок 8 совпадения, блок 9 управления. Устройство работает следующим образом. При подаче входного сигнала на входную шину 11 компараторы первой ступени изменяют свое состояние в соответствии с выргшением: Fl, при x{t) о, при x(t) где а. выход j-ro компаратора. Одновременно эталонные напряжения на вторых входах компараторов второй ступени образуют равномерную шкалу, середина которой совпадает с входным сигналом. По состояниям компараторов первой ступени блок 7 управления ключами с помощью ключей 6 подключает к первым входам основных и дополнительных компараторов второй ступени два соседних эталонных напряжения шкалы первой ступени, ограничивающих участок диапазона, внутри которого находится входной сигнал. При этом к первым входа основных компараторов второй ступен подключается эталонное напряжение, равное минимальному входному сигнаесли й 1, или эталонное .лу х. напряжение, равное максимальному входному сигналу х, если а„п. во всех остальных случаях, когда входной сигнал попадает между двумя соседними эталонными напряжениями нечетных компараторов первой ступени (02х--| 2х -1 1, хб Г1,;. -l к первым входам основных компараторов второй ступени подключается эта Аналогично лонное напряжение х к первым входам дополнительных компараторов второй ступени подключает ся эталонное напряжение х у при О2 1, или xl при ОоП-2 1 или X при а2х-2 л 2IC 1Блок 9 управления элементами совпадения производит выбор линейки компараторов второй ступени, по сос тояниям компараторов которой формируются младшие разряды выходного кода. Формирование младших разрядов производится по состояниям основных компараторов, если эталонное напряжение поданное на первые входы компараторов этой линейки оказывается между напряжениями / поданными на вторые входы второго и (2 -1)-го i компараторов этой линейки;ск с1р 1, В остальных случаях в формировании выходного кода участвует линейка дополнительных компараторов. Для устранения неопределенности в выборе компараторов в случае попадания входнеопределенное-. ного сигнала в зону одного из компараторов первой ступени блок 9 управления элементами совпадения выполняется в виде двух трехвходовых элементов И с двумя запрещающими входами (фиг. 3). Выходные данные преобразователя представляются в коде Грея. Формирование старших разрядов выходного кода блоком 10 производится непосредственно по состояниям компараторов первой ступени,, а формирование младших разрядов выходного кода производится по состояниям линейки компараторов второй ступени, подключенных в данный момент к входам блока 10 в соответствии с сигналом блока 9..После получения выходного кода преобразователь автоматически переводится в следящий режим работы. При этом в каждый момент времени непос редственное участие в процессе преобразования принимает лишь одна из двух линеек (основная или дополнительная) компараторов второй ступе«и, Вторая в это же время следит за изменением входного сигнала путем подключения соответствующих эталонных напряжений к первым входам компараторов этой линейки. Таким образом, в предложенном преобразователе исключаются ошибки при считывании информации и обеспечивается возможность преобразования в следящем режиме.

I J

Фиг. 2

Фиг.}

АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ, СОСТОЯЩИЙ из;двух ступеней, : каждая из которых содержит компараторы и ИСТОЧНИК эталонных напряжений, выходы последних подключены к первым входам компараторов сО1Этветствующей ступени, вторые входы компараторов первой ступени подключены к ВХОДНОЙ iiffiне, а выходы соединены с входами блока формирования выходного кода, о т л и ч а ю ад и и -с я тем, что/ с целью повышения точности и расширения функциональных возможностей, во вторую ступень введены дополнительные йомпараторы, ключи, блок управления ключами, блок управления и блок совпадения, выходы ко-; торого подключены к входам блока формирования выходного кода, вход управления Соединен с входом блока формирования выходного кода, а через блок управления с выходами вторых и (п - 1)- X основных и дополнительных компараторов второй ступени, информационные входы пОдключёны к выходам основных и.дополнительных компараторов второй ступени, при этом первые входа основных KOMnkраторов подключены к вторым входам дополнительных компараторов второй ступени, вторые входы основных компараторов второй ступени подключены к выходам нечетных ключей, а вторые входы дополнительных компараторов to подключены к выходам чётных ключей, аналоговые входы ключей соединены с е соответствующими выходами источника, эталонных напряжений первой ступени, управляющие вхОды ключей через блок управления ключами подключены к . выходам компараторов первой ступени, причем вход источника эталонньрс напряжений второй ступени Соеди нен с входной шияой.. Ob IsD 00 «4