Программируемая линия задержки Советский патент 1983 года по МПК H03H7/30 

Изобретение относится к импульсной технике и может быть использовано для задержки импульсных сигналов в приборах формирования длительности и временного сдвига импульсов. Известны управляемые линии задержки, использующие набор элементов задержки, подключаемых в цепь передачи сигналов с помощью электромеханических или механических элементов коммутации 1. Недостаток этих устройств - невысокая надежность. Известна управляемая линия задержки, которая содержит на входе и вь1ходе по согласующему усилителю с последовательно соединенными п ячейками задержки между ними. Подключение элемента задержки в ячейке производится полупроводниковыми диодами, управляемыми током, задаваемым на них через высокочастотные дроссели и резисторы 2. Недостатки устройства - ограниченная полоса пропускания за счет несогласованности элементов задержки ячеек между собой из-за паразитных емкостей элементов, установленных на стыках ячеек, искажения сигнала при работе устройства с длительностью этого сигнала, соизмеримой с индуктивной постоянной времени, определяемой высокочастотными дросселями и ограничивающими ток через диоды резисторами, а также искажения при передаче сигнала переменной скважности, например серий импульсов. Наиболее близким по технической сущности к предлагаемому устройству является управляемая линия задержки, содержащая включенные между согласующими усилителями чередующиеся ш и п-m ячейки задержки, состоящие из элемента задержки, диодов, переключателя, резисторов и дросселей, обеспечивающих задание тока через диоды и включение их в проводящее состояние 3. Недостатком устройства является искажение задерживаемого сигнала при его длительности, соизмеримой с индуктивной постоянной времени, определяемой высокочастотными дросселями и ограничивающими ток через диоды резисторами. Эти искажения будут иметь место также при передаче сигнала переменной скважности, например при передаче пачек импульсов с переменной длиной пачки и периода повторения импульсов в ней. Цель изобретения - уменьшение искажений задерживаемого импульсного сигнала переменной длительности и скважности. Поставленная цель достигается тем, что в программируемую линию задержки, содержащую соединенные между входной и выходной щинами согласующие усилители с последовательно включенными чередующимися пит ячейками между ними, каждая ячейка содержит три резистора и две параллельные ветви, включенные между ее входом и выходом, первая ветвь состоит из включенных встречно двух диодов, а вторая - из включенных аналогично первой ветви двух диодов с элементом задержки между ними, при этом в гп ячейках диоды включены встречно анодами, а в п ячейках - встречно катодами, первый и второй резисторы m ячеек соединены первым выводом с щиной отрицательного напряжения, а п ячеек- с щиной положительного напряжения, в каждой ячейке введены соединенный входом с входом управления ячейки согласующий элемент и два транзистора, соединенные коллектором первого с входом элемента задержки и вторым выводом первого резистора, коллектором второго-с точкой встречного включения диодов первой ветви и вторым выводом второго резистора, в m ячейках транзисторы взяты р-п-р типа и базой соединены соответственно первый с инверсным выходом, второй с прямым выходом согласующего элемента, а эмиттерами через третий резистор с щиной положительного напряжения, в п ячейках транзисторы взяты п-р-п типа и базой соединены соответственно первый с прямым выходом, второй с инверсньШ выходом согласующего элемента, а эмиттерами через третий резистор -- с шиной отрицательного напряжения. На чертеже приведена функциональная схема предлагаемого устройства. Программируемая ли.ния задержки содержит соединенные между входной и выходной шинами согласующие усилители 1 и 2 с последовательно включенными чередующимися ш 3 и п 4-1 -г- 4-1-К ячейками между ними, каждая ячейка содержит три резистора 5-7 и две параллельные ветви, включенные между ее входом и выходом, первая Бтевь состоит из включенных встреч™ 7 ченных аналогично первой ветви двух диодов 10 и 11 с элементом 12 задержки между ними. В m ячейках 3 диоды 8-11 включены встречно анодами, а в п ячейках 4-1 - 4-К. - встречно катодами. Первый 5 и второй 6 резисторы m ячеек 3 соединены первым выводом с щиной 13 отрицательного напряжения, а п ячеек 4-1-7-4-К - с щиной 14 положительного напряжения. В каждой ячейке введены соединенный входом с входом 15 управления ячейкой согласующий элемент 16 и два транзистора 17 и 18, соединенные коллектором первого транзистора 17 с входом элемента 12 задержки и вторым выводом первого резистора 5, коллектором второго транзистора 18 - с точкой встречного включения диодов 8 и 9 первой ветви и вторым выводом второго резистора б, в m ячейках 3 транзисторы 17 и 18 взяты р-п-р типа и базой соединены соответственно первый 17 с инверсным выходом, второй 18 с прямым выходом согласующего элемента 16, а эмиттерами через третий резистор 7 - с шиной 14 положительного напряжения, в п ячейках (4-1 -: 4-К) транзисторы 17 и 18 взяты п-р-п типа и базой соединены соответственной первый 17 с прямым выходом, второй 18 с инверсным выходом согласующего элемента 16, а эмиттерами через третий резистор 7 - с щиной 13 отрицательного напряжения. .. Каждая ячейка 3 и 4-1 ч- 4-К управляется сигналом, поступающим на ее вход 15 управления. Этот сигнал управления может быть произвольным и соответствует элементной базе объекта, от которого производится управление предлагаемым устройством. . Назначение согласующих элементов 16 согласование сигнала управления с характеристиками переключателя тока, выполненного в ячейках 3 и 4-k-4- К на транзисторах 17 и 18 и третьем резисторе 7. Будем считать, что управление ведется некоторыми .потенциальными сигналами, один из которых соответствует уровню «Логический нуль, а другой - уровню «Логическая единица. На прямом и инверсном выходах согласующего элемента 16 ячеек 3 и 4-I -4- 4-К при подаче на его вход уровня «Логический нуль будут возникать напряжения соответственно -U и +U, а при подаче уровня «Логическая единица - соответственно 4-U и -U. Рассмотрим работу устройства при поступлении сигнала управления уровнем «Логический нуль на вход управления 15 всех ячеек, т. е. управляющий код имеет вид 000...0. В. п ячейках 4-1 - 4-К напряжением с инверсного выхода согласующего элемента 16 обеспечивается активный режим второго транзистора 18 и запирается первый транзистор 17. Коллекторный ток второго транзистора 18 определяется следующим соотнощением т t -Uarf-bEi JKH где U3(j - напряжение на переходе эмиттер- база второго транзистора 18 в рабочей точке; Е., напряжение на щине 13 отрицательного напряжения; Т -величина сопротивления третьего резистора 7. Первый транзистор 17 запирается напряжением, равным алгебраической сумме напряжений с прямого выхода согласующего элемента 16, третьего резистора 7 и с щины 13 отрицательного напряжения. Напряжение на его коллекторе близко к напряжению с щины 14 положительного напряжения. Этим напряжением запираются диоды 10 и 11 второй ветви. В m ячейках 3 напряжением с прямого выхода согласующего элемента 16 обеспечивается активный режим второго транзистора 18 и запирается первый транзистор 17. Коллекторный ток второго транзистора 18 определяется следующим соотношением I „.,, -1 эб-+-Е;г ч Кт i Ь напряжение на шине 14 положительного напряжения. Знак «минус говорит о противоположцом направлении этого тока ш ячеек 3 току п ячеек 4-1 -ь 4-К. Первый транзистор 17 запирается напряжением, равным алгебраической сумме напряжений с инверсного выхода согласующего элемента 16, третьего резистора 7 и с щины 14 положительного напряжения Напряжение на его коллекторе близко к напряжению с щины 13 отрицательного напряжения. Этим напряжением запираются диоды 10 и 11 второй ветви. Транзисторы ячеек 3 и 4-1 - 4-К в активном режиме работ,ают как генератор тока с большим (десятки килоом) внутренним сопротивлением. Режим работы ячеек выбирается таким. что 1кп ктКоллекторный ток второго транзистора 18 m ячеек 3 в точке соединения анодов диодов 8. и 9 первой ветви разветвляется на два тока: левый - через диод 8 первой ветви гп ячейки 3, диод 9 первой ветви предыдущей п ячейки - 4-К, коллектор второго транзистора 18 этой ячейки; правый - через диод 9 первой ветви m ячейки 3, диод 8 первой ветви последующей п ячейки 4-1-:-4-К, коллектор второго транзисторэ 18 этой ячейки. Левая и правая составляющая коллекторного тока приблизительно равны и в сумме дают ток коллектора транзистора, стоящего в активном режиме, каждой ячейки 3 и 4-1 - 4-К. Левая составляющая тока первой ячейки замыкается на выходное сопротивление согласующего усилителя 1, а правая составляющая тока последней ячейки замыкается на входное сопротивление согласующего усилителя 2. Благодаря разветвлению коллекторного тока на левую и правую составляющие все диоды 8 и 9 первой ветви ячеек 3 и 4-1ч4-К находятся в проводящем состоянии. Сопротивление на участке от выхода согласующего усилителя 1 до входа согласующего усилителя 2 равно сумме сопротивлений открытых диодов 8 и 9. При использовании специальных коммутационных диодов, например ти-па КД409А, оно составляет единицы ом. Задержка поданного на входную шину импульсного сигнала равна начальной задержке устройства и в первом приближении равна сумме задержек согласующих усилителей 1 и 2. Рассмотрим работу устройства при поступлении сигнала управления уровнем «Логическая единица на вход 15 управления всех ячеек 3 и 4-1-4- К-К, т. е. управляющий код имеет вид 111...1. В этом случае, аналогично раесмотренному ранее для кода 000...О, первые транзисторы 17 в ячейках 3 и 4-1 ч- 4-К переведутся в активный режим, а вторые транзиеторы 18 выключатея и на их коллекторах появится напряжение с соответствующих шин 13 и 14, которым закроются диоды 8 и 9 первой ветви. Диоды 10 и 11 второй ветви окажутся в проводящем состоянии за счет разветвления коллекторного тока первого транзистора 17 ячеек 3, 4-1 -4-К, аналогично описанному для второго транзиетора 18. Сопротивление на участке от выхода согласующего усилителя 1 до входа согласующего усилителя 2 равно сумме сопротивлеНИИ открытых диодов 10 и 11 и составляет единицы ом. Задержка поданного на входную шину импульеного сигнала равна сумме начальной задержки уетройетва и задержек элемента 12 задержки веех ячеек 3 и 4-1 4-К.

При произвольном значении управляющего входа в тех ячейках 3 и 4-1 - 4-К, на которые поступает сигнал управления уровнем «Логический нуль, включатся диоды 8 и 9 первой ветви, а на которые поступает сигнал управления уровнем «Логическая единица, включатся диоды 10 и

11второй ветви, и последовательно в цепь передачи сигнала подключится элемент 12 задержки.

Задержка поданного на входную шину импульеного еигнала равна сумме начальной задержки устройства и задержек элемента

12задержки тех ячеек 3 и 4-1 Ч-4-К, на которые поступил сигнал управления уровнем «Логическая единица.

Выбирая величину задержки в элементе 12 задержки в соответствии с весовыми

живаемого сигнала, что позволяет существенно уменьшить искажения этого сигнала при его переменной длительности и екважноети.

Предлагаемое уетройетво легко поддается миниатюризации, так как искажены крупногабаритные элементы - высокочастотные дроссели. Элементы 12 задержки могут быть в микрополосковом исполнении, а усилители 1 и 2, элементы 16, транзисторы 17 и 18 и диоды 8-11 - в Оеекорпусном исполнении, резисторы выполнены по тонкопленочной технологии на общей для всего устройства подложке. Такое исполнение позволяет улучшить как электрические, так и конструктивно-технологические характеристики устройства в целом. коэффициентами разрядов управляющего ячейками 3 и кода, получают задержку выходного сигнала, пропорциональную этому коду. Например, при пятиразрядном управляющем коде и весе младшего разряда этого кода, равном 1 не, элемент 12 задержки в ячейках задержки должен иметь следующие значения: 1; 2; 4; 8; 16 не. В этом случае будет обеспечено задание задержки в устройстве до 31 не с дискретностью 1 не. Соглаеующие уеилители 1 и 2 обеепечивают еоглаеование иеточника входного еигнала и нагрузки е ячейками 3 и 4-1 - 4-К. В предлагаемом уетройетве исключены высокочастотные дроссели, обеспечивающие в известном устройстве развязку цепей управления от тракта передачи задерживаемого сигнала. Развязка в предлагаемом устройстве обеспечивается за счет высокого (десятки оом) внутреннего сопротивления генера™ра тока, образованного включаемым в активный режим первым 17 или вторым 18 транзистором ячеек 3 и 4-1 . Влияние на тракт передачи задерживаемого сигнала емкости коллекторного перехода транзистора может быть сведено к минимуму при использовании высокочастотных транзиеторов ео значениями этих емкоетей в единицы пикофарад. Таким образом, в предлагаемом устройстве иеключены индуктивноети и еведены к пренебрежимой величине емкоети, подключаемые параллельно тракту передачи задер

ПРОГРАММИРУЕМАЯ ЛИНИЯ ЗАДЕРЖКИ, содержащая соединенные между входной и выходной шинами согласующие усилители с последовательно включенными чередующимися пит ячейками между ними, каждая ячейка содержит три резистора и две параллельные ветви, включенные между ее входом и выходом, первая ветвь состоит из включенных встречно двух диодов, а вторая - из включенных аналогично первой ветви двух диодов с элеменром задержки между ними, при этом в т/« ячейках диоды включены встречно анодами, а в п ячейках - встречно катодами, первый и второй резисторы m ячеек соединены первым выводом с шиной отрицательного напряжения, а п ячеек - с шиной положительного напряжения, отличающаяся тем, что, с целью уменьшения искажений задерживаемого импульсного сигнала переменной длительности и скважности, в каждой ячейке введены соединенный входом с входом управления ячейки согласующей эле мент и два транзистора, соединенные коллектором первого с входом элемента задержки и вторым выводом первого резистора, коллектором второго - с точкой встречного включения диодов первой ветви и вторым выводом второго резистора, в m ячейках транзисторы взяты р-п-р типа и базой сое«5 динены соответственно первый с инверсным сл выходом, а второй с прямым выходом согласующего элемента, а эмиттерами через третий резистор с шиной положительного напряжения, в п ячейках транзисторы взят1 1 п-р-п типа и базой соединены соответсгвенно первый с прямым выходом, второй с инверсным выходом согласующего элемента, а эмиттерами через третий резистор - с шиной отрицательного напряжения. со сл оо со