Устройство для диагностирования систем управления Советский патент 1983 года по МПК G05B23/02 

ИЛИ, вторые входы которых подключены к соответствущим выходам четвертого переключателя, второй вход которого соединен с выходом первого счетчика и с входом второго дешифратора, выходы которого подключены к вторым входам пятого и шестого переключателей соответственно, выходы пятого переключателя соединены с вторыми, а выходы шестога переключателя - с третьими

входами второго и третьего блоков оперативной памяти соответственно, выходы первого и второго элементов ИЛИ :подключены соответственно к четвертым входам второго и третьего блоков оперативной памяти, выход второго переключателя соединен с вторым входом первого блока сравнения, а его вхо-:. ды-с выходами второго и третьего блоков оперативной памяти соответственно.

Изобретение относится к автоматй.ке и контрольно-измерительной технике и может бь1ть применено при диагностике систем управления и в том числе систем, включающих как дискрет ные, так и аналоговые элементы. Известно устройство для диагности рования систем управления, содержащее блоки управления, индикации, сче чик, блоки коммутации, блоки эталоно объекта диагностирова1ния и сравнения til . Недостатком данного устройства является ограниченная область применения - для диагностирования только дискретных блоков. Наиболее близким по технической сущности к избретению является устройство для диагностирования систем управления, содержащее блок вводач данных, соединенный с блоком управления и .через первый и второй регистры - с входами коммутатора, блок контроля контактов, подключенный к вход: блока ввода данных и блоку индикаций, и блок эталонов (памяти эталонных состояний)I выход которого через компаратор подключен к первому входу блока сравнения, второй вход которого соединен с первым регистром, выходы блока управления подключены к соответствующим входам первог и второго регистров, блока контроля контактов, коммутатора, блока сравне ния, компаратора, блока индикации и счетчика 12 Недостатками известного устройств являются ограниченные быстродействие и область применения из-за непригоднести для диагностировамия объектов. включающих как дискретные, так и аналоговые элементы и блоки. Целью изобретения является повышение быстродействия и расширение области применения устройства за счет диагностирования дискретных и аналоговых объектов. 5 казанная цель достигается тем, что в устройство для диагностирования систем управления, содержащее последовательно соединенные первый генератор импульсов, .первый счетчик и пер вый дешифратор, вход которого подключен к первым входам первого и второго блоков полупостоянной памяти, выход к входу первого генератора импульсов, к вторым входам первого и второго блоков полупостоянной памяти и к пер1вым входам первого и второго блоков коммутации, другой выход первого ге:нератора и(пульсов через последовательно соединенные второй счетчик, блок ключей и регистр подключен к первому входу первого блока оперативной памяти, другой вход блока ключей соединен с входом первого счетчика, второй дешифратор, выход второго генератора импульсов подключен к второму входу второго блока коммутации, выход которого через третий счетчик соединен с первыми входами третьего и четвертого блоков полупостоянной памяти/ с вторым входом первого блока коммутации и с входом третьего Дешифратора, выход которого подключен к вторым входам первого блока оперативной памяти и третьего блока полупостоянной памяти, к входу второго генератора.импульсов, выход второго блока полупостоянной памяти соединён с первым входом первого блока 310 сравнения, выход которого подключен к т(етьему входу niepeoro блока полуПОСТрйнной памяти и через четвертый счетчик - к третьему входу первого блока коммутации, выход которого соединен с четвертым йходом первого блока оперативной памяти, выход последнего подключен к первому входу второго блока сравнения, второй вход которого соединен с выходом третьего блока полупостоянной памяти, а выход - свторым входом четвертого блока полупостоянной памяти, выход которого подключен к входу блока индикаци выход первого блока полу постоянной памяти соединён через шифратор с выходом устройства, введены аналогоцифровой преобразователь, шесть переключателей, второй и третий блоки оперативной памяти и першлй и второй элементы ИЛИ, вход первого счетчика соединен с первыми входами всех переключателей, вход устройства через аналого-цифровой преобразователь подключен к второму входу первого переключателя, выходы которого соединены с первые входами второго и третьего блоков оперативной памяти соответственно, выход блока ключей соединен с вторым входом третьего переключателя, выходы которого соответственно подключены к первым входам первого и второг эле1чентов ИЛИ, вторые входы которых подключены к соответствующим выходам четвертого переключателя, второй вход которого соединен с выходом первого счетчика и с входом второго дешифратора выходы которого подключены к вторым входам пятого и шестого переключателей соответственно, выходы пятого переключателя соединены с вторым а шестого переключателя - с третьй 1 входами второго и третьего блоков оперативной памяти соответственно, выходы первого и второго элеме тов ИЛИ соответственно подключены к Четвертым входам второго и третьего блоков оперативной памяти, выход второго переключателя соединен с вторым входом первого блока сравнения, а его входы - с выходами второго и третьего блоков оперативной памяти соответственно. На чертеже приведена схема устройства. Устройство содержит первый генератор 1 импульсов, первый 2 и второй 3 счетчики, блок 4 ключей, регистр 5, 84 ервый блок 6 оперативной памяти, перый 7 и второй 8 блоки полупостоянной амяти, первый 9 и второй 10 дешифраоры, первый блок 11 коммутации, треий 12 и четвертый 13 счетчики .первый 1А и второй 15 блоки сравнения, третий блок 16 полу постоянной памяти/ третий дешифратор 17, четвертый блок 18 постоянной памяти блок 19 индикации, второй генератор 20 импульсов, второй блок 21 коммутации, шифратор 22, диагностирующий блок 23, аналого-цифровой преобразователь 2, первый переключатель 25, второй 26 и третий 27 блоки оперативной памяти, второй переключатель 218, первый и второй элементы ИЛИ 29 и 30, с третьего по шестой переключатели 31-3. Устройство работает следующим образом . Первый такт генератора 1 импульсов подсчитывается первым счетчиком 2 и вторым счетчиком 3. Причем первый счетчик 2 срабатывает по переднему фронту такта, а второй счетчик 3 - по заднему фронту. По переднему фронту первого такта открывается блок ключей Jj и и начальное (нулевое) значение второго счетчика 3 заносится в 1регйстр 5 Производятся следующие переключения: выход аналого-цифрового преобразователя 2k подключается к первому входу второго блока 2б оперативной памяти; выход третьего блока 27 оперативной . памяти подключается к второму входу первого блока k сравнения; выход блока ключей подключается к второму входу третьего блока 27 оперативной памяти; выход первого счетчика 2 подключается к второму входу второго блока 26 оперативной памяти; первый выход второго:дешифратора 10 подключается к входу считывания третьего блока 27 оперативнрй памяти; второй выход второго дешифратора Ю подключается к входу записи второго блока 2$ оперативной памяти. По первому такту первого генератора импульсов первый дешифратор 9 выдает команду на считывание пОЛупострянной памяти первого набора полного структурного диагностического теста, который преобразуется шифратором 22 в прследовательность управляющих воздействий и подается на входы диагностируемого блока 23. Выходная последовательность сигналов диагностируемого блока 23 преобразуется аналогоцифровым преобразователем Zt к едином цифровому виду и запоминается во втором блоке 2б оперативной памяти. По команде дешифратора 9 производится считывание нулевых записей из третьего блока 27 оперативной памяти и из второго блока 8 полупостоянной памяти и осуществляется их сравнение первым блоком Н сравнения. Второй такт генератора 1 импульсов подсчитывается первым счетчиком 2 и вторым счетчиком 3. По переднему фрон i ту второго такта открывается блок ключей 4 и значение второго счетчика 3 (единица) заносится в регистр 5. . Производятся следующие переключения: выход аналого-цифрового преобразователя 2 подключается к первому входу третьего блока 27 оперативной памяти; выход второго блока 2б оперативной памяти подключается к второму входу первого блока Н сравнения; выход ключевой ячейки блока 4 подключается к второму входу второго блока 26 oneративной памяти; выход первого счетчика 2 подключается к второму входу третьего блока 27 оперативной Памяти; первый выход второго дешифратора 10 подключается к входу считывания второ го блока 26 оперативной памяти; второ выход второго дешифратора 10 подключается к входу записи третьего блрка 2/Оперативной памяти. По второму так ту первого генератора 1 импульсов nep вый дешифратор 9 выдает команду на считывание из первого блока 7 полупостоянной памяти второго набора полного структурного диагностического теста, который преобразуется шифратором 22В последовательность управляющих воздействий и подается на. входы диагностируемого блока 23. Выходная последовательность сигналов диагности руемого блока 23 преобразуется зналого-цифровым преобразователем к единому цифровому виду и запоминается в третьем блоке 27 оперативной памяти По команде дешифратора 9 производится считывание записей выходных последовательностей сигналовхДиагностируемого блока 23, соответствующих подаче на входы последнего первого набора структурного диагностическог о теста, из второго блока 26 оперативной памяти и второго блока 8 полупостоянной памяти и осуществляется их сравнение первым блоком И сравнения. В случае несовпадения этих последовательностей первый блок 14 сравнения выдает команду на вход записи первогр блока 6 оперативной памяти на запоминание номера набора, хранящегося в регистре 5. После поступления на вход первого дешифратора 9 такта, номер которого/подечитанный первым счетчиком 2 равен (N+2), где N - количество наборов теста, дешифратор 9 выполняет следующие операции: выдает команду на вход управления первого генератора 1 импульсов на его выключение; выдает команду на вход управления первого блока 11 коммутации на подключение к адресному входу первого блока 6.оперативной памяти выхода третьего счетчика 12, выдает команду на вход управления второго блока коммутации на подключение выхода второго генератора 20 импульсов к входу третьего счетчика 12. По первому такту второго генератора 20 импульсов по команде третьего дешифратора 17 производится считывание номера первого набора отклонения из первого блока оперативной памяти и первого номера дешифрирующей зависимости из третьего блока 16 полупостоянной памяти. В случае их несовпадения второй блок 15 сравнения выдает команду на вход считывания четвертого блока 18 полупостоянной памяти на считывание из 1чего имен неисправных элементов диагностируемого блока 23. Блок 19 индикации осуществляет индикацию имен отказавших элементов. При поступлении на вход третьего дешифратора 17 такта, номер которого; гюдсчитанный четвертым счетчиком 13, равен (M+l), где И - количество элементов набора дешифрирующей зависимое ти, первый выдает команду на вход управления второго генератора 20 импульсов на его выключение. Таким образом, предлагаемое устройство позволяет сократить время поиска неисправности диагностируемого блока за счет того, что получение выходной последовательности сигналов диагностируемого блока ведется параллельно с пропуском дешифрации результатов диагностирования . Предлагаемое устройство позволяет диагностировать-, объекты систем управления , включающие каналы бинарного, аналогового и гибридного типов, что расширяет область его применения.