Преобразователь перемещения в код Советский патент 1983 года по МПК G08C9/04 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах обработки информации электронными цифровыми вычислительными машинами.

Известен преобразователь перемещения в код, содержащий делитель опорной частоты, фазовращатель ( СКВТ) формирователь подвижного строба, генератор одиночного импульса, распределитель, блоки элементов И , Ю блок преобразования импульсов, селектор, элемент задержки и триггер знака вращения l.

Недостаток устройства - низкая достоверность выходного кода, пос- 15 КОЛЬКУ в устройстве может возникать явление гонок. Действительно, на вход преобразователя кмпульсов через схемы И проходит лишь единичный импульс , совпадающий с одним из им- 20 пульсов на выходах распределителя. Этот импульс, пройдя преобразователь и элемент задержки, поступает на счетный выход и через элементы И на триггер знака вращения. В случае 25 реверса триггер знака вращения изме-. нит свое состояние с задержкой относительно начала выходного импульса, что может явиться причиной ошибки в последующих устройствах.

Наиболее близким к изобретению по технической сущности является преобразователь перемещения в код, содержащий генератор импульсов, выход которого через последовательно соединенные делитель частоты, форми- 35 рователь синусовдального напряжения и фазовращатель соединен с входом синусоидального, напряжения, фазовращатель соединен с входом формирователя фазового импульса, триггер со 40 счетным входом, триггеры с раздельными входами, выходы которых соединены с управляющими входами дешифратора L2J.

Недостатком устройства является 45 невысокая достоверность, выходного кода из-за неустойчивой работы триггера со счетным входом.

Цель изобретения - повышение надежности преобразователя перемеще- еп ния в код.

Поставленная цель достигается тем, что в преобразователь, содержащий генератор импульсов, выход которого через последовательно соеди- ненные делитель частоты, формирова- тель синусоидального напряжения и фазовращатель соединен с входом формирователя фазового импульса, первый и второй триггеры, прямые и ин-г. версные выходы которых подключены к 60 одним управляющим входа л дешифрато- . ра, введены элемейты И-НЕ и ИЛИ, ; третий, четвертый и пятый триггеры и распределитель импульсов, выхода распределителя импульсов соединены 65

с первыми входами первого, второго и третьего элементов И-НЕ, выходы .KOTOjwx соединены с первыми входами третьего, четвертого и пятого триггеров, инверсные выходы которых соединены с первыгии входами четвертого, пятого и шестого элементов И-НЕ и другими управляющими входами дешифратора, вьаход формирователя фазового импульса соединен с вторыми входами первого, второго и третьего элементов И-НЕ и третьего, четвертого и пятого триггеров, прямой выход третьего триггера соединен с третьими входами второго и третьего элементов И-НЕ, прямой выход четвертого триггера соединен с третьим входом первого элемента И-НЕ и четвертым входом третьего элемента И-НЕ, прямой выход пятого триггера соединен с четвертыми входами первого и второго элементов И-НЕ, выход генератора импульсов соединен с входом распределителя импульсов, выходы которого соединены также с синхронизирующими входами дешифратора и вторыми входами четвертого, пятого и шестого элементов И-НЕ, выход шестого элемента И-НЕ соединен с первыми входами первого и второго элементов ИЛИ, выходы элементов ИЛИ соединены с первыми входами первого и второго триггеров, выход четвертого элемента И-НЕ соединен с вторыми входами первого элемента ИЛИ и второго триггера, а выход пятого элемента И-НЕ соединен с вторыми входами второго элемента ИЛИ н первого триггера.

На фиг. 1 изображена функциональная схема преобразовател перемещения в код; на фиг 2 - временные диаграммы, поясняющие егс работу.

Преобразователь содеря:ит генератор 1 импульсов, делитель 2 частоты, формирователь 3 синусоидельного напряжения. Фазовращатель 4, формирователь 5 фазового импульса, распределитель б импульсов, элементы И-НЕ 79, триггеры 10-12, элементы И-НЕ ISIS, элементы ИЛИ 16 и 17, триггеры 18 и 19 и дешифратор 20, выполненный на элементах И-НЕ 21-28.

Преобразователь работает след5тощим образом.

Генератор 1 импульсов вырабатывает опорную высокую частоту, из которой распределитель 6 импульсов формирует трехканальную-сетку импульсов и , -U/i, и (фиг. З), а делитель 2 частоты и формирователь 3 синусоидального напряжения вырабатывают напряжение питания фазовращателя 8..

Таким образом, сетка импульсов синхронизируется по частоте и фазе с относительно низкочастотным напряжением питания фазовргиц.ателя. Импульсы каждого из трех каналов сетки.вдут в паузах между импульсами других каналов и , Ua (/, (Фиг. 2) С- выхода формирователя 5 фазовог галпульса информационный импульс, фаза KOTopof-o пропорциональна углу поворота ротора фазовращателя. 4, поступает на элементы И-НЕ 7-9 и . триггеры 10-12. По фронту первого |информационного импульса Ug элемен ты И-НЁ 7-9 вьаделяют первый по вреч мени импульс из импульсов частотной сетки и5 г по которому на соответствующем выходе триггеров 10-12 появляются сигналы 0 f Og иид(фиг, регистрирукадие с импульсом какого из канёшов сетки совпадает фронт ин формационного импульса. Каждый из этих сигналов закрывает два элемент И-НЕ и подготавливает дешифратор 20 к сравнению состояний триггеров.1012, 18 и 19. Второй по времени синхроимпульс ( Об. илии5{Фиг. 2) с другого из каналов сетки проходит через дешифратор 20 на один из выходов преобра зователя. Триггеры 10-12 хранят информацию о фазе фронта текущего информационного импульса. Триггэры 18 и 19 хранят инфopvIaцию о фазе фронта предыдущего инфО Ж4ационного импульса, т.е. о номере канала сетки импульсов, с которьзм совпадает этот фронт. Третий по времени синхроимпульс и, Q(j или и5частотной сетки проходит через соответствующий элемент И-НЕ 13-15 на триггеры 18 и 19, устанавливающие их в состояние,запоминающее синхроимпульс какого из каналов являлся первым относительно . фронта данного информационного импульса Ц. , ( По соответствующему сигналу (фиг. 2} триггеров 18 и 19 дешифратор 20 запрещает прохождение и 1пульсов на выход устройства. При дальнейшем перемещении объект преобразования работает аналогично. Таким образом, сетка импульсов, по которой определяется сдвиг фазы информационного импульса, используется одновременно как система синхроимпульсов, тактирующих в строго распределенные моменты времени срабатывание различных функциональных элементов преобразования. Благодаря такому временному распределению в преобразователе исключены гонки и повышена достоверность выходного кода.

ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЩЕНИЯ В КОД, сс)держащий генератор импульсов, выход которого через последовательно соединенные делитель частоты, формирователь синусоидального напряжения и фазовращатель соединен с , входом формирователя фазового импульса, первый и второй триггер , ,прямые и инверсные выходы которых подключены к одним управляющим входам дешифратора, отличающийс я тем, что, с целью повышения надежности преобразователя, в него введены элементы И-НЕ и ИЛИ, трёт1&, четвертый и пятый триггеры и распределитель импульсов, выходы распределителя ; импульсов соединены с первымивходами первого, второго и третьего элементов И-НЕ, выходы которых соединены с первыми входами третьего, .четвертого и пятого триггеров,инверсные выходы которых соединены с первыми входами четвертого, .пятого и шестого элементов И-НЕ и другими управляющими входами дешифратора, выход формирователя фазового импульса соединен с вторыми входами первого, второго и третьего элементов И-НЕ и третьего, четвертого и пятого триггеров, прямой выход третьего триггера соединен с третьими входами второго и третьего элементов И-НЕ, прямой выход четвертого триггера соединен с третьим входом первого элемента И-НЕ и четвертым входом третьего элемента И-НЕ, прямой выход пятого триггера соединен с четвертыми вхо- Q дами первого и второго элементов И-НЕ, выход генератора импульсов соединен с входом распределителя П импульсов, выходы которого соединены также с синхронизирукщими входами дешифратора и вторыми входами четвертого, пятого и шестого S тов И-НЕ, выход шестого элемента И-НЕ соединен с первыми входами первого и второго элементов ИЛИ, выходы элементов ИЛИ соединены с первыми входами первого и второго триггеров, выход четвертого элемента И-НЕ соединен с вторыми входами первого элемента ИЛИ и второго триггера, а выход пятого элемента И-НЕ соединен с вторьили входами второго элемента ИЛИ и первого триггера.