Анализатор спектра Советский патент 1983 года по МПК G01R23/16 

м

00

со

SI

00

Изобретение относится к радиоиэмерительной технике и предназна- чено для дискретной обработки сигналов в реальном масштабе времени.

Наиболее близким к предлагаемому является анализатор, содержащий последовательно включенные идентичные блоки измерения, каждый из которых состоит из многовходового коммутатора, выходы которого за исклю 1ением последнего, подключены к ячейкам памяти первой группы линий задержки, группы цифроаналоговых перемножителей, вторые входы которых подклочены к выходам постоянных запоминающих элементов, а выходы перемножителей, за исключением первого, через ячейки памяти второй группы линий задержки соединены с входами следующего блока измерения,, а .такхсе синхронизатор, связанный с управляющими входами коммутатора, ячеек памяти обех групп линий задержки, постоянных запоминающих элеме1 тов Г11.

Недостатком известного анализатора является большое время, затрачиваемое на операциях перемножения.

Цель изобретения - повышение быстродействия анализатора.

Поставленная цель достигается тем, что в анализатор спектра, содержащий .п последовательно вклю ченных идентичных блоков измерения, кахсдый из которых состоит из многовходового коммутатора, выходы которого .за исключением последнего подключены к ячейкам памяти первой группы линий задержки, группы цифроаналоговых перемножителей, вторые входы которых подключены к выходам постоянных запом11нающих элементов а выходы упомянутых перемножителей, за исключением первого через ячейки памяти второй группы линий задерхгки соединены с входами следующего блока измерения, а также синхронизатор, .связанный с управляющими входами коммутатора, ячеек памяти обеих групп .линий задержки и постоянных запоминающих, элементов, в каждый блок изг мерения введена резисторная матрица с постоянными и одинаковыми для каждого блока коэффициентами,, включенная между выходами ячеек памяти .первой группы линий задержки и информационны1-1и входами цифроаналоговнх пе ремножителей, при этом последний.выход второго многовходового коммутатора подключен к соответствую. щему входу резисторной матрицы , а выход первого .цифроаналогового перемножителя связан с соответствую- щим входом следующего блока измерения. .:

На чертеже представлена .структ,урная.схемаПредлагаемого анализатора

Устройство содержит последовательно соединенные блоки измеренияк каиудый из которых состоит из многовходового коммутатора 1, ячеек 2.1 2,п памяти первой группы линий за.держки, резистивной матрицы 3,.аналго-цифровых перемножителей 4.1-4.f. постоянных запоминающих элементов 5.1-5.1г. ячеек 6.1-6.J: памяти второй группы линий задержки и синхронизатора 7.

Работа анализатора показана на примере одного блока/ представленного в развернутом виде на чертеже.

Под воздействием последовательности тактовых импульсов от синхронизатора 7 выборка Iреализация )из N эквидистантных временных отсчетов анализируемого процесса распределяется при помощи многовходового коммутатора 1 по информационным входам первого блока измерения. РаIпределяемые дискретные отсчеты пос тупают параллельно на-входы-ячеек 2.1-2. памяти первой группы линий задержки. Число запоминающих ячеек 2.1-2.г в линиях задержки группы различно и выбрано таковым, чтобы на выходах линий задержки на каждом также фиксировалось число отсчетов, необходимое для выполнения данной итерации быстрого преобразования Фурье (БПФ). С выходов ячеек 2.1-2.Г задержанные отсты поступают на резисторную матриц 3 вычисления частных дискретныхпреобраз.ов-аний Фурье (ДПФ).Коэффици ты передачи по каждому из входов матрицы 3 вычисления частных ДПФ в каждом блоке фиксированы (ввиду их постоянства для любой итерации БПФ и ра1вны значениям весовых коэффициентов Фурье по модулю f основанйя разложения БПФ и, соответственно, одинаковы для всех резиСторных матриц в каждом блоке В результате на выходах матриц 3 формируются результаты вычисления . частных дискретных преобразований Фурье по модулю г , которые параллельно поступают на входы цифреаналоговых перемножителей 4.1-4.h Под воздействием последовательности .тактовых импульсов от :;инхронизатора 7 из цифровых постоянных запоминающих элементов 5.1-5.г параллельно считываются N/r весових (поворачивающих )коэффициентов Фурье, значения которых взяты по модулю полного преобразования и отличаются для каждого блока. Эти весовые коэффициенты поступают на вторые цифровые входы цифроаналоговых перемножителёй 4.1-4.h/и в результате линейного декодирования преобразования с весом (иными словами перемножения ) на выходах

4.1-4.г формируются результаты вычислевия частных дискретных пре образований Фурье, домноженные на .поворачивающие весовые коэффициенты. Затем, также под воздействием последовательности тактовых импульсов от синхронизатора 7, эти результаты поступают на входы ячеек 6.2 6.Р памяти.второй группы линий задержки, где происходит обратная, по сравнению с первой группой линий задержки, перестановка полученных дискретных отсчетов. В дальнейшем полученные промежуточные результаты с выходов ячеек 6.2-6.h второй группы линий задержки поступают .на входы многовходового коммутатора следующего блока анализатора спектра или на выход устройства (. если данный блок последний ) и описанный выше процесс повторяется г раз до окончательного получения искомого

массива частотных отсчетов выполнения процедуры БПФ.

Введение в анализатор спектра резистивных матриц вычисления частных дискретных преобразований Фурье с постоянными для каждого блока, весовыми коэффициентами существенно повышает быстродействие параллельного ансшизатора спектра, поскольку 0 вместо традиционных цифровых матричных перемножителей, требующих притнения порядка 120 интегральных схем и реализующих одно умножение за время примерно 150 не., используются резисторные матрицы, в кото. рых частные ДПФ выполняются за единицы наносекунд (параллельно по модулю г ). Стоимость резисторных матриц примерно в 10-15 раз ниже стои0 ;мости одного матричного перемножитёля..

АНАЛИЗАТОР СПЕКТРА, со-держащий п последовательно SKjaoЧениих идентичных блоков измерения, каждый из которых состоит из многовходойого кo iмyтaтopa, выходы KoTOi oro за исключением последнего, . подключены к ячейкам памяти первой группы линий задержки, группы цифроаналоговых перемножителей, вторые |входал которых подключены к выходам :постоянных запоминающих элементов, а выходы упомянутых Перемножителей, за исюпоЧением первого, через ячейки памяти второй группы линий задержки соединены с входами следую;щего блока измерения, а также синхронизатор, связанный с управляю;адими входами коммутатора, ячеек I памяти обеих групп линий задержки, постоянных запоминающих элементов, отличающийся тем, что, с целью повышения быстродействия анализатора, в каждый блок измерения введена резисторная матрица с постоянными и одинаковыми для ка5кдого блока коэффициентами,включенная между выходами памяти первой группы линий задержки и информационными входами Дифроаналоговых перемножителей, при этом последНИИ выход второго многовходового коммутатора подключен к соответствую(Л CZ )цему , в ходу ре 3 исторной матрицы, а выход первого цифроаналогового перемножителя сбязан с соответствующим входом следующего блока измерения.