Накопитель для постоянного запоминающего устройства Советский патент 1986 года по МПК G11C17/00 

Изобретение относится к области микроэлектроники, автоматики и вычислительной техники и может быть использовано при создании больших и сверхбольших интегральных схем постоянньк запоминающих устройств (ПЗУ).

Известна биполярная ячейка ПЗУ, представляющая собой диод Шоттки, расположенный в пересечении металлической шины и шины высокоомного проводника h-типа проводимости и выполненньш в полупроводниковой подложке р-типа проводимости. По края полупроводниковой шины расположены низкоомные шины полупроводника Л типа проводимости, предназначенные для уменьшения сопротивления. Полупроводниковые области и-типа проводимости разделены охранной областью низкоомного полупроводника р -типа проводимости. Запись информации в ячейки ПЗУ производится в процессе технологического изготовления.

Постоянные запоминающие устройства на основе диода Шоттки в интегральном ПЗУ требуют применения сложных схем управления и формирования сигналов, что в конечном счете увеличивает площадь кристалла ПЗУ и уменьшает его быстродействие.

Наиболее близкой по технической сущности является матрица ПЗУ, которая содержит запоминающие ячейки в виде транзисторных структур, каждая из которых имеет область базы, причем по крайней мере одна ячейка имеет область эмиттера в области базы. Ячейки сформированы на участках, где полупроводниковые шины, выполненные в базовых областях, пересекаются с металлическими шинами, расположенными на диэлектрическом слое, который изолирует полупроводниковые шины от металлических.

В диэлектрическом слое в некоторых ячейках вскрыты окна над областью эмиттера для создания контактов между этой областью и металлическими шинами.

Каждая полупроводниковая шина имеет дополнительную коллекторную область, расположенную между подложкой и эпитаксиальным слоем. Тип проводимости ее аналогичен типу проводмости эпитаксиального слоя, а проводимость выше, чем у этого слоя и определяется пределом растворимости

легирующей примеси в полупроводниковой шине.

Эта матрица ПЗУ имеет следующие существенные недостатки:

при формировании областей эмиттера необходимо давать допуск на фотолитографию, что увеличивает площадь ячейки и всей матрицы в целом и уменьшает плотность упаковки интегрального

ПЗУ;

при формировании высоколегированных дополнительных коллекторных областей расстояние между ними нельзя делать менее определенной величины,

что не позволяет увеличить плотность упаковки ПЗУ.

Диффузная полупроводниковая шина имеет значительную паразитную емкость периферийных р -П-переходов,

0 что приводит к замедлению скорости переключения и не позволяет повысить быстродействие матрицы ПЗУ.

Цель изобретения - увеличение 5 плотности упаковки компонентов и повьш1ение быстродействия матрицы ПЗУ.

Цель достигается тем, что в на копителе для постоянного запоминающего устройства, включающем подложку, на поверхности которой расположены запоминающие ячейки, содержащие базовые и эмиттерные слои первого и второго типов проводимости соответственно, на поверхности базовых слоев первого типа проводимости размещен диэлектрический слой, а на поверхностях эмиттерных слоев второго типа проводимости и диэлектрического слоя расположены контактные металлические ШИНЫ, между областями смежных запоминающих ячеек расположена диэлектрическая область, а между подложкой и областями первого типа проводимости размещен слой второго

типа проводимости.

На чертеже показан фрагмент матрицы ПЗУ в поперечном сечении, содержащей две ячейки.

в полупроводниковой подложке 1 сформирован сплошной слой 2 противоположного типа проводимости с высокой концентрацией примеси в нем и являющийся коллекторной областью

транзисторной структуры каждой ячейки. Использование сплошного коллекторного слоя позволяет не проводить фотолитографии, исключить все допус ки и ограничения и повысить тем самым плотность упаковки матрицы ПЗУ. Эпитаксиапьный слой 3 расположен над коллекторным слоем 2 и имеет тип проводимости, противоположный типу проводимости коллекторного слоя. Слой 3 разделен по вертикали областя ми диэлектрического материала 4 на отдельные изолированные друг от друга базовые области 5, являкмциеся так же полупроводниковыми шинами матрицы ПЗУ. Разделение полупроводниковых шин друг от друга по вертикали областями диэлектрического материала устраняет периферийные р -п-переходы, уменьшае паразитную«емкость полупроводниковых шин и повьшгает тем самым быстродействие матрицы ПЗУ. В некоторых базовых областях 5 сформированы через окна 6 области 7, являющиеся эмиттерами ячеек. Эти области контактируют с металлическими шинами 8, расположенными на изолирую щем диэлектрике 9. Окна 6 вскрыты в слое 9 без допуска на размещение встык с диэлектрическими областями 4. Это позволяет уменьшить площадь базовых областей 5 за счет исключения зазоров и повысить плотность упаковки матрицы ПЗУ. Использование этой матрицы ПЗУ обеспечивает: уменьшение площади ПЗУ за счет исключения допуска на фотолитографию при формировании эмиттерных областей и вскрытия окон к ним для контактирования с металлическими шинами; увеличение плотности компоновки матрицы ПЗУ за счет исключения зазоров между коллекторными областями путем их объединения и выполнения в виде сплошного полупроводникового слоя; увеличение быстродействия за счет уменьшения паразитной емкости полупроводниковой шины исключением периферийных р-Г|-перехьдов (применением областей диэлектрического материала для разделения шин по вертикали),

НАКОПИТЕЛЬ ДПЯ ПОСТОЯННОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА, включающий. подложку, на поверхности которой расположены эапоминаюпще ячейки, содержащие .базовые и эмиттерные г СЕСОШ; ГДЗ 13 п, 13, Т . S«SjJli;.-f слои первого и второго типов npoBO-i димости соответственно; на поверх- ности базовых слоев первого типа проводимости размещен диэлектрический слой, а на поверхностях эмиттерных слоев второго типа проводимости и диэлектрического слоя расположены контактные металлические шины, отличающийся тем, что, с целью повышения быстродействия и степени интеграции накопителя, в нем между областями смежных запоминающих ячеек расположена диэлектрическая область, а между подложкой и областями первого типа проводимости . i размещен слой второго типа проводимости. (Л У / / // / СО to